FPGA学习：MODESIM与FPGA原理图联合仿真错误（VSIM 3033)

在QUARTUS中编译能够成功，Modelsim仿真时出现如下错误 ：“erro: Instantiation of '***' failed. The design unit was not found"。原因：在Modelsim中只能新建HDL类的文件，而不能采用原理图输入的方式，即Modelsim不能识别”原理图输入“方式。

解决方法：首先，将原理图文件怎么变成HDL文件，FILE->New->Create HDL Design File from Current File....；其次，在QUARTUS中的Project Navigator中的Files一栏中，将原理图文件.bdf删除，保留生成的HDL文件.v；最后编译仿真OK。