嵌入式系统学习笔记【华电】——《第三章 ARM体系结构》

第三章 ARM体系结构

1、嵌入式微处理器概述

嵌入式微处理器的组成：
（1）控制单元
（2）算术逻辑运算单元
（3）寄存器

2、ARM体系结构概览

ARM处理器的特点：
（1）体积小、功耗低
（2）16/32位双指令集
（3）合作伙伴多

3、ARM编程模型

指令流水线：ARM7采用3级，PC指向正在被取指的指令。

ARM的工作状态（2种）：
（1）ARM状态：32位
（2）Thumb状态：16位
ARM采用32位架构，使用BX指令切换状态。

ARM的工作模式（7种）：
（1）用户（usr）：正常的模式。
（2）系统（sys）：可执行操作系统特权指令。
（3）快中断（fiq）：高速数据传输和通道。
（4）中断（irq）：通用中断处理。
（5）管理（svc）：操作系统保护模式。
（6）中止（abt）：支持虚拟内存。
（7）未定义（und）：支持硬件协处理器的软件支持。

除了用户模式，其他均为特权模式。特权模式可以随意切换到其他模式，而用户模式则不行。
用户和系统模式都不能由异常进入，使用相同的寄存器。

ARM的寄存器：

• 37个寄存器（$R_0\sim R_{15}$）
  • $R_0\sim R_{13}$完全通用，$R_0\sim R_{17}$未分组，$R_8\sim R_{14}$分组
  • $R_{13}\to SP$
  • $R_{14}\to LR$，链接寄存器
    • 子程序返回地址保存在自身的$R_{14}$中
    • 异常返回地址保存在对应的$R_{14}$异常版本中，因此，发生异常嵌套时，$R_{14}$可能被破坏。
  • $R_{15}\to PC$
• 6个状态寄存器（$CPSR和SPSR$）
  • $CPSR$，程序状态寄存器（32bit）
    • 保存ALU信息（N、Z、C、V）
    • 控制允许和禁止中断（I、F）
    • 设置操作模式（Mode），工作状态（T）
  • $SPSR$，程序状态保存寄存器

4、ARM 异常处理

异常：打断处理器正常执行，迫使其执行特权指令的事件。
异常的分类：
（1）同步异常$\to$内部事件，一般是指令，如陷阱、故障、中止。
（2）异步异常$\to$外部事件，一般是硬件信号，如中断。

ARM异常，首先要保存处理器的状态。
ARM异常类型：
（1）FIQ
（2）IRQ
（3）未定义指令
（4）软件中断（SWI）
（5）…

ARM异常处理过程：

• 进入异常
  • $CPSR\to SPSR\_<mode>$
  • 更新$CPSR$
    • $CPSR$的T位清0进入ARM态
    • $CPSR$的Mode位设置为相应的模式
    • $CPSR$的I、F位置1，禁止中断
  • 异常返回地址$\to LR\_<mode>$
  • 异常向量（入口地址）$\to PC$
• 退出异常
  • $SPSR\_<mode>\to CPSR$
  • $LR\_<mode>\to PC$

ARM中断：
（1）硬件中断：IRQ、FIQ等，优先级FIQ$>$IRQ
（2）软件中断：SWI

中止：当前存储器的访问不能完成。
（1）预取中止
（2）数据中止