碳基晶体管Carbon based transistor

目    录

摘    要

1  碳基电子技术简介

1.1  发展背景

1.2  本征优势

2  碳纳米管

2.1  碳纳米管的制备

2.1.1  单根碳纳米管

2.1.2  网络状碳纳米管薄膜

2.1.3  碳纳米管平行阵列

2.2  碳纳米管金半接触

2.2.1  基本原理

2.2.2  接触电阻

2.2.3  稳定性问题

2.3  碳纳米管管栅结构的优化与挑战

2.3.1  栅结构的静电学设计

2.3.2  栅介质的材料选择和生长工艺

2.3.3  界面态与随机固定电荷

2.3.4  栅金属阈值电压调控技术

2.4  碳纳米管的双极性抑制和漏电流控制

2.5  碳纳米管的集成工艺挑战

2.6  碳纳米管的尺寸缩减与性能提升

3  碳基集成电路

3.1  碳基数字集成电路

3.2  碳基射频电子学

3.3  碳基集成传感平台

3.4  碳基三维集成电路

3.5  碳基特种芯片技术

3.6  碳基集成电路与硅基集成电路的区别

4  碳基电子技术综合性挑战

4.1  材料

4.2  器件工艺

4.3  均一性和可靠性

4.4  电路系统与设计

4.5  标准化平台

5  终身学习的重要性

结    论

---

摘    要

近六十年来，以硅为核心材料的半导体器件与半导体技术的研究与发展已接近极限，全球半导体产业已进入后摩尔时代。随着芯片人类对于芯片性能要求的逐渐提高，硅纳米管开始乏力，而相对硅纳米管，半导体性碳纳米管具有高迁移率、超薄体等诸多优异的电学性质，因此成为后摩尔时代新型半导体材料的有力候选。基于碳纳米管的碳基电子技术历经二十余年发展，经过了深入且系统的探索后，以碳纳米场效应管和CMOS技术为核心的碳基电子技术开始迅速发展，在电子学应用中充分展现了其优势与特色，在材料制备、器件物理和晶体管制备等基础性问题中也已经取得了根本性突破。碳基电子技术已经完成了原理探索和潜力评估，形成了较为完整的技术体系，并且越来越受到业界和学术界的关注，成为了后摩尔时代的重要技术方向，甚至在逐步走向工程化和产业化。因此，本文着重介绍了碳基电子技术在后摩尔时代的本征优势，以及碳纳米管的生产制备工艺，综合论述了碳基电子技术的基础性问题、进展和下一步的优化方向，及其在数字集成电路、射频电子、传感器、三维集成和特种芯片等领域的应用前景。本文还分析了碳基电子技术产业化进程中的综合性挑战，并对其未来发展做出预测和展望。

关键词：碳纳米管，碳基电子技术，CMOS晶体管，集成电路。

1  碳基电子技术简介

1.1  发展背景

摩尔定律和 Dennard 微缩定律，依循这两个半导体技术的商业规律和技术理论,硅基集成电路的集成度和性能每隔 18—24 个月就翻一番,五十余年来不断推动着人类信息技术的蓬勃发展与深刻变革.然而从 2000 年起,硅基晶体管的微缩难度不断增大,人们虽然引入了各种复杂的技术解决方案，如应变硅 (strained  Si) 技术、高 k 金属(high-k metal gate) 技术、鳍式晶体管技术 (fin FET) 和深紫外(DUV) 乃至极紫外 (EUV) 光刻技术等。但硅基晶体管的微缩速度却在持续降低、微缩收益也在逐渐收窄, 硅基集成电路更是遇到了工艺上的瓶颈 (频率瓶颈或功耗墙问题) 和架构上的瓶颈(冯诺依曼 架构的内存墙问题).随着先进技术节点的艰难推进,硅基晶体管和集成电路也逐渐接近其物理极限和工程极限,开始不断寻求新的半导体材料。

 在众多新型半导体材料中, 碳纳米管 (carbon-nanotube, 碳管或 CNT) 由于其独特的准一维结构和优异的电学性质而受到了人们的高度重视.。国际半导体路线图委员会(ITRS)，早在2009年就推荐碳纳米管作为延续摩尔定律的未来集成电路材料选择。其材料特点：首先， 碳纳米管可分为单壁碳纳米管和多壁碳纳米管, 多壁碳管可视作由单壁碳管嵌套而成，由于单壁碳管与多壁碳管相比缺陷较少、结构简单、可控性好, 而且半导体性比例。其次，碳纳米管可以看作由二维的单层石墨烯沿特定方向卷曲而成的空心圆柱状准一维晶体, 其卷曲方向决定碳管的手性从而决定其晶格和能带结构,其表面碳原子间的成键方式为 sp2 杂化，根据手性不同,碳纳米管还可分为半导体性和金属性的,这种电子性质的多样性使碳纳米管具有广泛的应用前景,包括晶体管、互联和传感等。

在碳纳米管的基本特性方面，主要的电子学材料优势: 碳纳米管的准一维结构大幅减小了其载流子的散射相位空间, 因此具有较低的散射概率、较高的载流子迁移率和较长的平均自由程, 是理想的低损耗甚至无损耗沟道材料。碳纳米管的 sp2 杂化碳原子表面没有悬挂键, 因此表面散射较弱, 理论上可以兼容各种高 k 栅介质材料。

常见的碳纳米管直径仅为 1—2 nm，与体型半导体材料相比更容易受栅极调控, 因此对短沟道效应的免疫能力较强。碳纳米管的导带与价带在低能态下高度对称, 电子与空穴具有相同的有效质量和迁移率, 因此尤其适合用来制作 CMOS 集成电路。

最早的碳管器件性能尤其是开态电流远逊于同时期的硅基晶体。因为碳纳米管场效应晶体管本质上是一种肖特基场效应晶体管, 当沟道长度小于其平均自由程时 (即准弹道甚至弹道输运), 源漏电流主要受碳管和接触电极之间的肖特基势垒决定。后来，通过使用高功函数的金属钯 (Pd)作为碳纳米管的电极来得到无势垒 P 型欧姆接触的弹道晶体管, 其室温下开态电导接近量子电导的理论极限, 首次展现了碳纳米管晶体管的高性能优势。

经过这些原始探索后, 以碳纳米管场效应晶体管和 CMOS 技术为核心的碳基电子技术终于开始迅速发展。

1.2  本征优势

在 more Moore 方面，首先相关理论、仿真和实验研究表明,碳纳米管具有较高的性能潜力，反映为其载流子的平均自由程较长 (不同散射机制对应数十纳米到微米量级)、低场迁移率较高(1 × 10^5cm2·V–1·s–1)、强场饱和速度是硅的四倍(4 × 107 cm/s)、弹道注入速度超过硅的3倍(3 × 10^7—4 × 10^7 cm/s)。这些特点有利于提高器件性能和电路速度, 最新实验结果表明, 120 nm 栅长的碳纳米管晶体管电流密度在 1 V 工作电压下可达 1.18 mA/µm、环振电路门延时可低至11.3。该结果超过了同尺寸的硅基器件性能,充分展示了碳纳米管的高性能潜力。

其次, 碳纳米管作为直径 1 nm 左右的准一维超薄体, 其本征量子电容较小, 容易被栅极调控,因此其载流子屏蔽自然长度较小, 有利于抑制晶体管的短沟道效应。综合来看, 碳纳米管相比于体型半导体更易于降低器件的工作电压和能耗: 实验研究表明碳纳米管晶体管的工作电压甚至可降低到0.6 V 以下, 动态功耗随之大幅降低理论上能有效地抑制关态泄漏电流, 降低静态功耗.

最后, 纳米管晶体管理论上是一种兼顾高性能低功耗特性的器件, 实验和计算结果表明其与传统晶体管相比具有 5 到 10 倍的综合能效优势, 这种能效优势甚至能在亚 10 nm 的实际物理栅长器件中得以保持。

在 more than Moore 方面，硅基集成电路因其工艺热预算有限，难以在同一硅片上制造多层电路并对准层间高密度 I/O 通孔, 因此其三维集成能力有限。但是，碳纳米管技术由于其低温加工潜力, 理论上可以在制造第一层晶体管及互联后, 继续制造高密度、精细化(百纳米尺寸) 的数据通孔和第二层乃至多层电路,从而有望实现单片(monolithic)三维集成。理论计算表明,这种基于碳纳米管器件的三维集成系统相比于传统计算系统具有 1000 倍的能效优势,结合碳纳米管的功能器件多样性和三维集成潜力,未来或许可以实现丰富多样的超高能效碳基三维片上系统 (3D system on chip)。

在 beyond CMOS 方面基于碳纳米管实现的狄拉克冷源晶体管可以在室温下同时实现小于 40 mV/decade 的亚阈值摆幅 (subthreshold  swing, SS)和接近1 mA/µm 的开态电流密度, 突破了传统 CMOS 器件亚阈值摆幅的玻尔兹曼极限, 其工作电压可低至 0.5 V, 是一种同时具备高性能和低功耗特性的新型晶体管。

综合来看, 碳基电子技术在后摩尔时代的不同发展方向中均具有很好的技术优势和特色, 究其原因是碳纳米管作为半导体沟道材料具有较强的电子学本征优势。

2  碳纳米管

2.1  碳纳米管的制备

2.1.1  单根碳纳米管

CVD 直接生长法最明显的优势就是可以在绝缘衬底上直接得到平行排列、表面洁净、缺陷较少的碳纳米管阵列[1,2]。

优点：

    (1) 在定向排列方面, CVD 法通过生长过程中的气流诱导、基底晶格边界诱导或其他诱导手段, 可以获得天然平行的阵列碳管；

    (2) 在半导体性纯度方面, CVD 法通过设计特定结构的催化剂来调控生长碳管的手性；

    (3) 在碳管密度方面, 而实现了密度高达 130 根/µm 的阵列碳管生长；

缺点：

(1) 基于 CVD 法直接生长的阵列碳管大都只具备高密度、高纯度或定向排列中的一个指标,远无法满足集成电路应用的综合需求；

(2) CVD 法直接生长再通过后处理去除金属性碳管的技术方案存在一个本征缺陷: 即无法保证碳管间距的均一性

整体来说, 目前采用 CVD 法直接生长的阵列碳纳米管材料在半导体纯度和密等方面都与理想指标相差甚远, 需要进一步研究探索。

基于溶液法的提纯和自组装技术的核心思想是: 先对电弧放电法或 CVD 法生长得到的原始碳纳米管进行多次溶液分散和分离提纯, 从而得到超高纯度甚至手性富集的半导体性碳纳米管溶液, 然后再进行自组装使其排列到目标基底上去。就分散提纯方法而言，通过共轭聚合物作为分散剂, 可得到半导体性纯度可超过 99.99% 的碳纳米管溶液。

优点：

相比CVD 法具有明显优势. 通过分子设计和工艺优化, 基于溶液法的分散提纯技术理论上能获得超高纯度的半导体性碳管

缺点：

1. 大规模、精准地表征超高半导体性纯度的工艺流程长、表征速度慢、表征规模有限, 同样不能满足未来碳基电子技术规模化应用时的材料表征要求[3]。
2. 共轭聚合物的使用也可能造成潜在的问题, 共轭聚合物中的极性原子或基团可能与碳管发生电荷交换形成电偶极子甚至引入界面态或改变碳管的能带结构, 对沟道内的载流子输运造成了未知影响。

2.1.2  网络状碳纳米管薄膜

网络状碳纳米管薄膜可通过滴涂法、静置沉积法等方法制备, 其工艺简单、碳管排列完全无序或具备一定宏观取向性。

优点：

网络状碳纳米管薄膜在半导体性纯度较高时也能用于制造性能尚可的晶体管和均一性较高的电路

缺点： 

1. 载流子在输运过程中需要通过多个碳管-碳管隧穿结, 其有效迁移率大幅降低, 难以发挥碳纳米管材料的高性能本征优势
2. 碳管取向随机性造成的电学波动会限制晶体管在开态和关态性能间折中, 即无法将器件的开态和关态指标同时做好.

因此, 面向高性能电子学应用的碳纳米管材料, 只能是超高纯度、超顺排的碳纳米管阵列.

2.1.3  碳纳米管平行阵列

碳纳米管阵列的平行自组装技术根据其原理可分为: 基于 Langmuir 膜法 (包括 L-B 法和 L-S 膜法) 的自组装技术、基于蒸发原理的自组装技术、基于模板法的自组装技术。 

1. L-B 膜法或 L-S 膜法都是通过水-空气界面处碳管悬浮液的精细化压缩和释放过程自动调整其方向性, 经过多个周期后, 碳管将垂直于压缩方向紧密地平行排列, 再经过垂直提拉 (L-B 膜) 或水平提拉 (L-S 膜)
2. 由溶剂蒸发驱动的碳管自组装技术则是将目标基底 (固体) 垂直浸泡在包含碳管的水溶液或有机-水分层溶液中, 然后缓慢提拉基底, 利用水溶剂或有机溶剂在气-液-固三相界面上的蒸发过程来将碳管排列到基底上阵列
3. 基于模板法的自组装技术则通过基底的图案化和选择性的表面化学修饰来使碳管由于空间限制就近似平行地排列在沟槽内部。

图1(a)理想的阵列碳纳米管顶栅晶体管示意图[31];(b)不同制备方法得到的碳纳米管的密度和半导体纯度对比,其中蓝色方框区域为理想指标区间[31]

Fig.1.(a)Schematic diagram of an ideal carbon nanotube array top gate transistor[31]; (b)comparison of the density and semiconductor purity of carbon nanotubes prepared by different methods, where the blue box area is the ideal index range[31]

2.2  碳纳米管金半接触

2.2.1  基本原理

对于碳纳米管晶体管, 其载流子的本征速度优势转化为器件的实际性能优势的首要挑战, 就是要形成电阻尽可能小的金属-半导体欧姆接触. 无论是硅锗还是半导体性碳纳米管, 当它们与金属接触时, 根据加工工艺和金属类型不同, 会造成不同程度的晶格周期性破坏或电子波函数的交叠和扰动, 因此，我们需要费米能级高于 (低于) 碳纳米管导带 (价带)、与碳纳米管浸润性良好且相互作用适中的金属来分别实现N 型和 P 型的欧姆接触。

解决方案：

北京大学团队发展出了一套系统的碳纳米管 CMOS 技术,分别用金属 Pd 实现 P 型欧姆接触、用金属 Sc 或 Y 形成 N 型欧姆接触, P 型和 N 型器件的电学特性对称, 空穴与电子的迁移率均可超过3000cm2 ·V–1·s–1 , 开态电导更是达到了 0.6G0、接近碳纳米管金半接触的量子电导极限。

2.2.2  接触电阻

随着集成电路不断发展, 晶体管尺寸越来越小, 在尺寸缩减时, 沟道长度的降低使沟道电阻下降, 但接触电极的长度缩减却使接触电阻上升, 对于准弹道输运的晶体管而言, 接触电阻几乎占据了全部的器件串联电阻. 因此先进节点不仅要求沟道材料的迁移率尽可能高, 还要求接触电阻在给定电极尺寸下尽可能小。

解决方案：

优化接触工艺和接触结构, 尽可能降低单根碳管的接触电阻, 比如采用末端接触工艺 (end contact). 该工艺在碳管上沉积可形成碳化物的金属如钼或镍, 然后对接触部分进行高温退火形成金属碳化物, 未被金属覆盖的碳管轴面直接“焊接”在金属碳化物上, 从而构建出沟道碳原子和接触电极金属原子间的强共价键连接。

2.2.3  稳定性问题

金半接触稳定性也是碳纳米管 CMOS 器件的一大难题, 虽然利用不同功函数的金属就可以实现器件极性的控制, 但对于NMOS 器件, 低功函数接触金属如 Sc, Y 容易在低真空成膜过程中或暴露大气后氧化, 从而使器件断路或接触电阻急剧增大。

解决方案：

可通过静电掺杂对碳纳米管界面处的栅介质进行工艺控制, 使其带 有较多的固定电荷或与基底界面形成电偶极子, 从而通过静电力作用改变本征沟道的费米能级, 等效实现传CMOS 器件中晶格替位式掺杂的效果, 最终得到可靠性较强的 N 型碳纳米管晶体管。碳纳米管金半接触从原理上相比传统半导体材料具有无需掺杂这一显著优势, 多个研究展示了高性能的原型器件, 下一步研究主要集中在接触电阻的工艺优化、金半接触尤其是 N 型接触的可靠性提升以及阵列碳纳米管接触形貌研究这三方面. 我们需要基于现有的无掺杂 CMOS技术, 继续探索同时具有高性能和高可靠性的碳纳米管金半接触工艺。

2.3  碳纳米管管栅结构的优化与挑战

衡量一种半导体材料尺寸缩减和低功耗潜力的有效参数是自然长度λ(the natural length),该参数由场效应晶体管的静电泊松方程求解而来,体现了栅极电场和漏极电场对沟道载流子的竞争关系，一般来说自然长度越小说明栅控潜力越好, 自然长度可用半经验公式表示：

              

          

其中ε为半导体或栅介质的相对介电常数、t为半导体或栅介质的厚度、N为有效栅控维度。

碳纳米管作为一种超薄半导体材料,其厚度只有1—2nm,自然长度仅为 0.2—1nm[4] ,天然适合尺寸缩减及低功耗应用，然而,材料的本征优势不代表器件的实际优势。

要想兑现碳纳米管的超薄体潜力,就必须发展出一套适配的栅结构工艺方案，从碳纳米管的材料属性出发,碳纳米管完美的晶格结构虽然带来了诸多的材料优势，但也使碳管无法提供栅介质原子层沉积生长所需要的成核中心,从而间接导致界面层栅介质质量较低或整体栅介质厚度增大,因此碳管器件需要一种适用于惰性表面的栅介质生长工艺。

经过以上分析可发现,碳纳米管 CMOS器件的第2个核心问题是怎样设计和制造高效且稳定的MOS栅结构，碳纳米管器件栅结构的设计和制作,重点在于栅介质的几何结构或静电学设计、栅介质的材料选择及生长方法、栅介质陷阱电荷与界面态的控制和优化,以及栅金属的阈值电压调控这四方面。

2.3.1  栅结构的静电学设计

碳纳米管CMOS器件的栅极几何结构是影响器件静电学栅极控制效率(即静电栅控,效率越高则SS一般越低)的主要因素之一 ,也极大影响着后续栅介质的材料选择、生长工艺及界面质量，主要的栅极几何结构有四种：背栅、顶栅、双栅、环栅。

制作底栅不需要在碳管表面上直接生长栅介质原子层沉积(ALD),因此工艺难度较低,但静电栅控效率也较低。

顶栅器件大多是通过ALD工艺过量生长栅介质从而覆盖碳管或利用各种分子修饰碳管表面从而辅助ALD生长而制造的，这不可避免地增大了栅介质厚度或引入了低k介质层,从而降低了实际栅电容和栅控能力。

双栅结构可看作背栅和顶栅的结合,理论栅电容和栅控效率进一步增大的同时,同样存在顶栅介质生长工艺的问题。

环栅结构是工艺难度最大、栅效率最高的理想结构。

目前碳管栅结构的研究还处于顶栅阶段,只有在顶栅工艺上有所突破,才能进一步考虑更复杂的双栅或环栅工艺。

2.3.2  栅介质的材料选择和生长工艺

碳纳米管介质层的材料选择和生长方法首先需要考虑其用途,其主要用途有三类:钝化保护、 静电掺杂和CMOS栅极介质层。最主要的用途则是 CMOS器件的栅极介质层,需要综合考虑器件的静电栅控、栅极 漏电流、抗击穿特性和界面态等关键指标,其材料选择应主要关注材料的介电常数、禁带宽度和缺陷类型及密度。

目前来看,较可行的技术路线 是采用超薄中间介质层+ALD高k介质层的栅堆垛结构[5]，在这一结构中,中间介质层应能够在碳管和基底表面均匀生长。在中间介质层的生长工艺方面,较容易实现的是物理气相沉积(PVD)法[5,6]沉积金属薄层再原位氧化的工艺,但由于PVD法在亚纳米甚至纳米尺度下并不具备较好的膜厚均匀性, 这一方法很难实现严格的共形生长。只能针对性地开发特殊工艺,如引入可控的 CVD 成分来实现中间介质层的均匀成膜,但这一工艺目前还不够成熟。

2.3.3  界面态与随机固定电荷

界面态：

任何一种介质材料都不可避免地存在一些由结构缺陷或杂质造成的电荷陷阱,当这些电荷陷阱与半导体沟道或栅金属之间存在电学交互时,根据其陷阱能级与半导体或栅金属费米能级的相对位置,电荷陷阱会成为动态的陷阱中心或随机分布的固定电荷,也被统称为栅氧电荷。

对于碳纳米管 CMOS 器件, 较大密度且难以控制的栅氧电荷主要造成以下问题:可动离子电荷与栅氧体陷阱电荷主导的器件回滞、界面态主导的迁移率下降与栅控退化、随机固定电荷主导的阈值电压波动。

其中,可动离子电荷与栅氧体陷阱电荷问题是场效应晶体管的共性问题,而碳管器件的界面态问题则与硅基等传统半导体器件有所不同,具体来说,在碳纳米管晶体管中无论是采用传统的单层高 k 栅介质工艺,还是中间介质层加高 k 栅介质的栅堆垛工艺,都存在界面态密度较高、界面处栅介质形貌波动大等问题。

怎样处理栅界面是碳管栅结构制备的关键问题。现有研究几乎都是基于单根碳管或网络状碳管薄膜开展的,其半导体层的本征电容过小或表面势波动较大，难以测量准确可靠的电容-电压 (CV) 数据,因此阻碍了对碳管器件界面态的系统研究。

随机固定电荷：

随机固定电荷是指在栅氧内部、界面处甚至氧化物基底上的正负电荷。随机固定电荷在半导体 MOS 结构中会屏蔽栅电场、使阈值电压漂移,从而造成器件和电路均一性问题,需要尽量降低其密度大小、控制其分布范围。碳纳米管的超薄体特 性使其容易被栅极调控的同时,也更容易受到哪怕极少数界面电荷的电学影响。

可以发现,碳纳米管晶体管的均一性问题不仅要考虑器件间的材料和工艺波动,还需要考虑单个器件内的电学缺陷波动,因此对器件制造工艺提出了更高的要求。

图2栅介质缺陷导致的栅氧电荷效应(a)各种栅氧电荷示意图;(b)随机固定电荷主导的阈值电压波动[102] ;(c)碳纳米管 MOS 结构的界面态密度粗略估计[99]

Fig.2.Gate oxide charge effects caused by various diele ctric defects:(a)Schematic diagram of various gate oxide charges; (b)threshold voltage fluctuation dominated by random fixed charges[102]; (c)a rough estimation of interface states density in a carbon nanotube MOS structure[99]

2.3.4  栅金属阈值电压调控技术

最后,在阈值电压调控方面,由于碳纳米管具 有完美的晶格结构,其理想的 CMOS 技术是无掺杂的,因此也就无法像传统半导体器件一样通过改变沟道掺杂浓度来调控阈值电压,只能通过栅金属功函数调制与栅氧固定电荷调制来获得所需要的阈值电压。然而上文提到,栅氧固定电荷的随机性会导致多根碳纳米管间阈值电压的波动,从而导致亚阈值摆幅的退化,因此在不能精确控制固定电荷分布和密度的情况下,该方法并不适合短沟道碳管器件。北京大学团队针对性地开发了阈值电压连 续可调的栅金属技术,基本可以满足不同应用场景下的碳纳米管晶体管设计需求。为了进一步提高栅金属的 稳定性和工艺可控性,碳管器件还可以借鉴 HKMG 工艺,采用硅基兼容的合金栅极实现特定的功函数和阈值电压。

2.4  碳纳米管的双极性抑制和漏电流控制

前文提到,理想的高性能碳纳米管 CMOS 技术是无掺杂的,利用不同功函数的金属与碳纳米管 的导带或价带对齐,从而实现了载流子注入势垒近似为零的肖特基晶体管。然而,肖特基晶体管本身是一种双极性器件,金属源漏电极可以同时提供电子和空穴,在晶体管关态下施加足够大的源漏偏置电压,与器件极性相反的载流子就能隧穿过漏端势垒,从而导致随源漏偏置电压增大而增大的泄漏电流以及 SS 退化,此现象又被称作栅致漏电流(GIDL)。

在实际电路应用中，较大的关态漏电流会造成电路静态功耗的急剧上升。因此,怎样抑制碳纳米管晶体管的双极性、降低关态泄漏电流,就成为了碳基电子技术的另一重要问题。

2015年,北京大学团队设计了碳纳米管反馈栅晶体管,在 1.5V 工作电压下满足超大规模集成电路 SP 应用场景的要求。

2020年,北京大学团队采用更符合集成电路设计原则的工艺,提出了一种增强型 CMOS(SCMOS)逻辑门技术。SCMOS逻辑架构是一种适用于任何窄带隙半导体的技术,能同时提供高性能和低功耗表现。

以上基于分立栅的漏端工程虽然能够抑制碳 纳米管晶体管的双极性,但不可避免地牺牲了器件尺寸缩减的空间和灵活性,而这在先进节点大规模 集成电路应用中是不可接受的。因此,需要在尽量不引入额外栅电极的情况下,设计一种更有利于尺寸缩减的漏端结构来抑制双极性。

2021 年,北京大学团队设计出了具有 L 型侧墙的碳纳米管晶体管，该器件更有利于器件的尺寸缩减和大规模集成。

综上所述,可以发现通过漏端工程和结构优化,碳纳米管器件的双极性可被有效抑制,关态漏电流有望降低至业界要求范围。当然,为了尽可能降低器件设计难度和工艺难度,还可以选择相对小直径、大带隙的碳纳米管阵列作为沟道材料来抑制关态漏电流。

2.5  碳纳米管的集成工艺挑战

现实问题：

碳纳米管在理想化环境中有较强材料本征优势,包括载流子速度快、超薄体栅控效率高等。但某些器件制造工艺不符合工业标准、不适用于实用化生产, 这不仅仅是实验室设备工艺能力有限的问题, 更和碳纳米管材料本身的物理化学性质相关, 存在一些可加工性上的基础问题。

解决方法（不可行）：

在微纳加工过程中的图形转移工艺方面, 实验室的碳纳米管晶体管大多使用剥离工艺, 而剥离工艺仅适用于微米级或亚微米级的图形尺寸, 在深亚微米节点中并不具备大规模可扩展性.

有针对性发展的基于湿法刻蚀的碳管薄膜晶体管制造工艺[7]是一种各向同性工艺, 其图形尺寸可控性较差, 同样只能用于大尺寸、中低性能器件的制造.

解决方法（可行）：

小尺寸、高性能的碳纳米管 CMOS 大规模集成必须使用干法刻蚀工艺, 然而干法刻蚀工艺通过物理刻蚀过程来实现高度各向异性和精确的尺寸控制. 等离子体的物理轰击有可能对碳纳米管造成晶格损伤, 因此干法刻蚀工艺难以直接应用于碳管器件的制造, 必须合理设计刻蚀停止层、精确控制刻蚀速率, 或者使用业界先进的原子层刻蚀(ALE)工艺.

解决方法的反映碳纳米管可加工性方面的基础问题：

碳纳米管材料是一层不可再生的、纳米级的半导体薄膜, 任何一道加工工艺甚至晶圆转移过程都有可能污染或损伤碳纳米管, 且这种污染或损伤有时是不可逆的. 无论是超大规模集成电路还是分立器件应用, 都涉及较多的工艺步骤, 因此碳基集成工艺必须引入一个人造牺牲层 (如覆盖一层包覆性较好且容易去除的介质材料), 牺牲层能在易产生污染或损伤的工艺中隔离保护碳纳米管, 从而降低工艺难度、提高器件可靠性和良率。

其他集成工艺挑战：

碳管与绝缘基底的黏附力不强可能导致薄膜沉积过程中碳管发生位移或 CMP 工艺中的碳管滑动问题。 N型接触质量较低、栅介质生长难度大等。 

总结：

在碳基电子技术的实用化和产业化进程中, 需要结合碳纳米管的各种物理化学性质来思考集成工艺的适配设计, 这需要研究机构与产业界合作完成。

2.6  碳纳米管的尺寸缩减与性能提升

实验证明碳纳米管晶体管的性能优势和尺寸缩减潜力简要回顾与讨论.2004 年斯坦福大学 Javey[8] 等制造的P型碳纳米管晶体管在 50 nm 栅长下得到了25 µA 的饱和电流、30 µS 的峰值跨导、110 mV/dec的亚阈值摆幅及室温下 0.5G0 的开态电导, 基本实现了单管器件开态电流的理论极限. 而 N 型器件则在很长一段时间内无法得到与 P 型器件性能匹配的结果。

2007 年北京大学团队以 Sc 作为接触金属实现了无势垒的 N 型欧姆接触[9], 并于 2008年制造出了在 120 nm 栅长下饱和电流为 25 µA、峰值跨导为 25 µS、亚阈值摆幅为 100 mV/dec 以及室温下开态电导高达 0.32G0 的高性能 N 型器件, 其门延时低至 0.86 ps, 首次展示了碳纳米管晶体管的太赫兹工作速度潜力.

2010 年, 时任IBM沃森实验室研究员的 Franklin 和 Chen进一步缩减 P 型碳管器件的沟道长度, 在 15 nm 沟道长度下获得了高达 0.7G0 的开态电导和 40 µS 的峰值跨导, 再次刷新了单管器件的性能极限.

2012 年,Franklin[10] 等甚至进一步在亚 10 nm 栅长的 P 型碳管器件中实现了 94mV/dec 的亚阈值摆幅, 展示了碳纳米管晶体管对短沟道效应的惊人抗性以及优异的尺寸微缩潜力. 后来, Cao 等还利用末端接触技术和 ALD 生长的氧化铝栅介质实现了接触长度和沟道长度均约为 10 nm、整体尺寸相当于硅基 5 nm 技术节点的单管 P 型器件, 0.5 V 工作电压下的归一化开态电流可达 700—900 µA/µm、亚阈值摆幅约 85 mV/dec、关态漏电流仅为 4 nA,整体性能优势达到硅基先进工艺节点的两倍、同时能耗仅为一半左右.

2017 年, 经过长期的探索和努力, 北京大学团队终于展示了碳纳米管单管器件的性能极限和尺寸微缩极限: 在 10 nm 栅长和 0.4 V 工作电压下, P 型器件开态电流为 17.5 µA, N 型器件开态电流为 20 µA (开态电导均超过 0.5G0, N 型跨导更是高达 55 µS), 归一化性能表现超过了同尺寸硅基器件; 在 5 nm 栅长下, 以石墨烯作为接触电极的 P 型碳管器件仍能表现出良好的栅控能力 (亚阈值摆幅低至 73 mV/dec), 其本征门延时 (43 fs) 相对于硅基 10 nm 技术节点降低了两倍以上且接近二进制开关的理论极限 (40 fs), 其能量延迟积相比于硅基同尺寸器件降低了约一个量级.

充分证明：

碳纳米管晶体管在高性能、低功耗以及尺寸微缩方面的巨大优势, 以及超越硅基半导体技术的巨大潜力, 是碳基电子技术发展历程中的重要里程碑. 

3  碳基集成电路

3.1  碳基数字集成电路

碳纳米管数字集成电路(下文简称碳基数字电路) 作为碳基电子技术的技术价值和商业价值最大的一个应用方向, 其近年发展主要包括四个方面: 高性能电路探索、低功耗器件创新、完备的数字逻辑功能演示和大规模的集成系统研究.

数字集成电路的功耗问题随着晶体管尺寸依循 Dennard 定律进行持续微缩, 晶体管的工作电压下降空间越来越小, 基本无法低于 0.6 V, 因此动态功耗无法进一步降低. 并且在工作电压缩减时, 阈值电压的调控范围也变得更加有限: 不降低阈值电压会牺牲晶体管开态电流, 降低阈值电压则会增大关态漏电流, 从而增大静态功耗. 这些问题的根本原因在于, 经典 MOSFET 的器件结构和输运机理决定了其亚阈值摆幅存在一个极限值,即由载流子分布热带尾造成的玻尔兹曼极限: 室温下器件亚阈值区每关闭或开启一个量级的电流至少需要约 60 mV. 因此, 为了解决数字电路集成度增加时急剧上升的功耗问题, 必须设计出能打破玻尔兹曼极限的亚 60 超低功耗晶体管. 然而, 两种主流的亚 60 器件: 隧穿晶体管和负电容晶体管都存在本征缺陷, 前者开态电流小且工艺复杂, 后者工作机理尚存在争议且无法展示严谨的器件结果。北京大学团队在 2018 年提出全新的亚 60 器件: 狄拉克冷源晶体管(DSFET),突破了玻尔兹曼极限, 得到了室温下平均值为 40 mV/dec的亚阈值摆幅, 证明了冷源晶体管物理机制的正确性以及用其构建超低功耗 CMOS 的可能性. 因此, DSFET是一种同时具备高性能和超低功耗潜力的新型亚60 器件, 受到了学界和业界的高度重视, 未来或许能以此发展出碳基超低功耗 CMOS 集成电路.

经过对碳纳米管晶体管基本结构和工作原理的先期探索后, 人们得以制造出回滞较小、驱动电流较大的顶栅器件, 从而开启了碳基数字电路的系统性研究, 其研究内容除了以上提到的电路速度和低功耗器件外, 还包括另外两方面: 逻辑功能演示和大规模集成系统.

在提高数字电路集成度之前, 首先需要证明碳基数字电路的可行性, 即验证其逻辑功能的完备性和正确性. 研究人员进行了积极尝试, 但基于单根碳管制造的早期碳基数字电路存在明显的不足, 如产率较低、逻辑输出电平损失较多、功能过于简单且性能不高等[11], 这主要是由于材料和器件工艺不够完善. 因此, 北京大学 Chen 等和 Yang

等采用更加成熟的网络状高纯碳纳米管薄膜和无掺杂自对准 CMOS 技术, 在 2016 到 2017 年分别基于 PMOS 和 CMOS 实现了良率 100% 的非门 (反相器)、与门、或非门等基础逻辑门单元, 以及移位器、D 触发器、T 型锁存器等复杂时序逻辑单元, 甚至 83 阶环振电路、2 位乘法器和 4 位全加器等高性能中规模数字集成电路, 并且都实现了轨对轨的正确逻辑输出, 基本证明了碳基数字逻辑集成电路的原理可行性.

在碳基数字电路的集成度和系统架构方面, MIT 的 Shulaker 等做出了一系列成果. 2013 年,他们展示了首台碳纳米管计算机原型系统, 2019 年发布了全球首款碳纳米管 16 位通用型微处理器 RV16 X-NANO. 该处理器在碳基数字集成电路领域的历史意义可以对标英特尔公司于 1985 年推出的硅基 80386 处理器芯片. 但是, 该芯片的晶体管与英特尔80386 芯片相比, 在电路集成度和性能上都存在明显差距[12]. 其集成度与性能差距的根本原因在于其碳纳米管材料纯度及排列方式 (网络状低纯度碳管薄膜) 都不够理想、其器件结构 (底栅结构) 和工艺(掺杂式 CMOS) 都性能较差.综合来看, 该工作虽然展示了碳管 CMOS 在系统集成方面的潜力, 但由于其材料、器件和电路性能的低下, 暂时还不具备产业化意义.

碳基数字电路的下一步发展需要重点解决前文提到的其他碳基电子技术基础性问题与挑战, 继续优化材料质量、完善加工工艺、优化器件性能, 最终实现高速或低功耗碳纳米管 CMOS 的超大规模系统集成。

3.2  碳基射频电子学

1. 背景:

在主流的射频电子技术中, 硅基 CMOS 晶体管虽然具有集成度优势, 但高频下噪声较大, 难以满足射频电路的需要, 化合物半导体射频器件性能较好, 但其工艺复杂且集成度较低, 两者都难以满足射频电子领域未来的商业需求. 因此, 需要开发基于新原理、新材料、新器件结构的射频电子技术,从而推动通信技术的进一步发展.

     2.优势；

在材料方面, 碳纳米管的载流子迁移率和饱和速度较高、本征电容较小, 且热稳定性和导热能力较强,因此适合用来制造高速射频晶体管, 其理论速度上限预测可达太赫兹范围 ; 碳纳米管的准一维结构限制了其态密度和量子电容大小, 因此在晶体管线性区相比传统半导体而言理论上有更好的线性度, 十分有利于模拟电路;

碳纳米管的能带对称, 因此有利于实现射频 CMOS 电路和双极性射频器件. 在工艺方面, 碳纳米管晶体管类似SOI 架构, 能兼容多种绝缘衬底如石英、金刚石甚至玻璃, 因此在具有较小衬底寄生效应的同时, 还能根据不同射频应用需求来定制化衬底. 在系统集成方面, 碳管射频器件与碳管数字 CMOS 集成工艺高度兼容, 有希望实现片上多功能系统 (SoC).

在功率方面, 碳纳米管虽然带隙较小, 看似不适合做射频功率器件, 但其热导率较高 (大管径可超过2000 W·m–1·K–1 ), 用以评估材料在频率和功率方面综合性能的约翰森因子 (JFOM) 高达 14.3 × 1012—19.1 × 1012 V·s–1(至少是硅的 30 倍) , 因此功率指标在理论上不会限制碳纳米管射频晶体管的应用. 以上优势说明了碳纳米管射频电子学的应用潜力。

   3.总结；

综合来说, 碳基射频电子学具备完整的理论基础和器件工艺基础, 已经展现了其较强的本征优势和一定的实际优势, 接下来需要重点优化金属-碳纳米管接触界面和栅介质-碳纳米管栅界面, 提高载流子注入效率并减少界面散射, 从而继续提高碳纳米管射频晶体管的综合性能指标, 并在功率放大器、高线性度模拟电路和数字/模拟混合电路等应用中展现优势.

3.3  碳基集成传感平台

1. 背景:

碳纳米管场效应晶体管可以用于制造晶圆级别均一和可靠的传感平台,实现包括生物传感，气体传感，光探测等复合功能的集成化和小型化, 并展现出优异的灵敏度和精度。

      2.理由:

首先是关注基于碳晶体管的FET型传感器的原因：准一维沟道材料相比于体材料具有更高的比表面积, 并且对外界的静电势变化更加敏感, 因此具有超高灵敏度检测的潜力。其次单壁半导体性碳纳米管具有天然的小尺寸和优良的电学性能, 并且能和众多种类的检测分子如氢气、生物蛋白等发生范德瓦耳斯吸附、共价交联等耦合作用。其中碳纳米管 FET 型传感器的基本工作原理可以归结为四种[13]：

①待检测分子被直接或间接吸附于碳管表面, 从而造成电荷转移或静电掺杂, 使沟道能带移动、传感器 I-V 曲线平移.这种静电掺杂机制较为常见, 且能造成明显的沟道电势变化, 因此适用于高灵敏传感。

②待检测分子吸附在金属电极接触上并调节局域功函数, 从而改 变肖特基势垒的高度, 由于空穴和电子的势垒高度变化方向相反, 因此传感器 I-V 曲线 P 支和 N 支的电导和电流变化相反. 但这种金属功函数调制效应较弱, 需要较大的电极接触面积, 灵敏度较低。

③待检测分子覆盖在沟道表面, 形成一层等效的低 k 介质从而降低串联栅电容和栅控效率, 从而影响 I-V 特性. 但实际上低浓度的检测分子不会紧密覆盖大面积沟道, 因此该机制大部分情况下可以忽略。 

④待检测分子在碳管表面引入散射位点, 表面散射会降低有效载流子迁移率. 但当电导主要由肖特基势垒主导时, 载流子迁移率的略微下降也可以忽略。

    3.现状与应用：

基于以上对工作原理机制和沟道材料的分析,可以发现,目前最合适的器件结构方案为: 基于网络状碳管薄膜和接触钝化的浮栅型 FET. 这种结构使用超薄栅介质隔离碳管沟道, 然后在栅介质表面进行功能化, 这样既不会对传感机制和灵敏度造成明显的负面影响, 又能解决网络碳管不易于直接功能化的问题，还能提供较高的电学基线稳定性和长期使用可靠性. 基于该结构, 北京大学团队发展出了系统的超灵敏传感平台, 在生物传感[14]、气体传感[15]等应用方向中取得了突出成果。

4.总结：

以上进展充分证明了碳基传感平台在灵敏度、功能集成度、可靠性和均一性等指标上的优势, 以及碳基传感平台在生物检测、核电安全监测等应用场景下的商业潜力。

3.4  碳基三维集成电路

1. 背景：

随着集成电路工艺进入亚 10 nm 节点, 仅依 靠晶体管尺寸缩减带来的集成度提高越来越有限, 器件间的互连线也越来越复杂, 系统能效的优化空间也越来越小, 传统的系统架构更是难以解决内存墙问题. 而三维集成电路为这一困境提供了新的选择: 在不提高器件工艺难度的情况下, 通过三维堆叠多层计算电路或存储电路乃至射频传感电路, 来提高芯片的集成度、系统能效和功能多样性.

      2.优势：

金属性碳纳米管作为三维集成电路通孔材料具有电学、可靠性和布局布线优势. 北京大学团队 Xie 等针对性地优化了碳基三维集成工艺, 基于高纯度网络状碳管薄膜全程在 170 ℃ 内制造了两层高性能碳管器件. 其实验结果表明, 该三维架构工艺相比于平面架构有着更大的布局布线灵活度以及更短的金属互联长度, 因此可获得 38% 的电路速度提升,五阶环振电路的振荡频率更是高达 680 MHz, 单级门延时低至 0.15 ns, 这一电学性能是所有已报道的碳基三维电路所用器件的最好结果, 但仍然低于平面工艺的碳基器件性能.总的来说, 电子输运通道较多、电阻和电容较小的厚多壁碳纳米管管束更适合作为单片三维集成电路的互联材料, 但均匀且密集的碳管阵列或管束并不容易在平面上制备,因此目前更为可行的方案是将其用作层间通孔材料.

   3.总结：

综合来看, 碳基三维集成电路目前还处于初级阶段, 既需要解决前文提到的碳基 CMOS 电路在平面工艺中的诸多问题, 又需要优化多层器件加工工艺以提高器件性能, 如使用更成熟的层间介质平坦化处理工艺, 以降低上层器件的衬底起伏和电学性能波动, 还需要重点解决三维电路的器件互联可靠性和散热问题. 但是, 碳基三维集成电路可同时发挥碳纳米管器件的高能效优势, 以及多功能形态优势 (数字计算、射频电子、传感探测等), 有希望实现感存算传一体化的高能效集成系统,无疑是后摩尔时代集成电路的重点发展方向.

图3感存算传一体化的高能效碳基三维集成电路示意图[154] 

Fig.3.Schematic diagram of high energy efficiency 3D integrated circuit based on the carbon nanotube, which integrates sensing, memory, computing and transmission components[154].

3.5  碳基特种芯片技术

(1)背景：

后摩尔时代电子学的发展除了追求更高集成度、更高能效的超大规模集成电路，还需要发展以各种应用需求为导向的功能器件和电路。还需要发展以各种应用需求为导向的功能器件和电路。

(2)集中功能应用：

①抗辐照电路

应用领域：我国航空事业高速发展，空间站和深空探测等应用都需要性能更好、可靠性更强的抗辐照芯片以避免各种太空辐射对电子系统造成干扰和破坏。

材料优势：如碳纳米管具有强碳-碳共价键、纳米尺度的横截面积和低原子数等特点[16], 因此适合用来制造超强抗辐照电路。

②碳基低温电路

应用领域：航天航空和量子计算等应用都需要在低温甚至超低温环境中正常工作的电子系统。

材料优势：碳纳米管可制造无掺杂 CMOS 器件, 其载流子由金属电极注入, 不依赖于掺杂原子的热激发[17], 因此适合用来制造高性能低温电路。

③碳基柔性电路

应用领域：适合用来制造机械可靠性较高的柔性电子器件, 并应用于人体可穿戴电子、动植物检测、物联网等场景中。

材料优势：碳纳米管具有柔韧性好、耐弯曲和耐疲劳强度高的特点[18], 因此适合用来制造柔性电子器件和电路。

3.6  碳基集成电路与硅基集成电路的区别

1. 能效(即高性能与低功耗)方面：

碳纳米管载流子迁移率高(1 × 105 cm2 ·V–1·s–1)、平均自由程长(大于1um)、本征电容小。因此，上升到集成电路层面,碳基集成电路的性能功耗综合优势可达传统电路的50倍(理论仿真结果)。

2018年斯坦福大学的Shulaker等人实验性地展示了一个使用CNFET和RRAM单片3D集成构建的端到端超维计算纳米系统[34]. 该系统可以对21种语言进行分类, 在超过20000个句子(640万个字符)中, 测量平均准确率高达98%。系统与传统硅基CMOS电路相比, 不仅面积缩减了三倍, 在对于语言分类数据集的训练和推理方面有35倍的EDP改善。

     2.对恶劣环境耐受能力方面：

碳基器件具有优良的抗辐照性, 采用辐照加强技术的碳基器件抗辐照总剂量可达9 Mrad, 是传统SOI辐照加强芯片的30倍(300krad); 抗单粒子辐照反转能力是传统芯片的20倍;碳基芯片工作温度宽,可在零下273℃低温到130℃高温环境中工作，因此碳基集成电路对比硅基集成电路可以忍受更加恶劣的环境。

在抗辐照方面, 2020年, 彭练矛-张志勇团队团队制备了超强抗辐照的碳纳米管集成电路, 通过系统地对碳纳米管晶体管进行抗辐照加强设计, 将碳基晶体管和集成电路的抗辐照总剂量能力提升到15 Mrad(Si),在此基础上, 发展了可修复辐照损伤的碳纳米管集成电路。 结合超强抗辐照能力和低温加热可修复特性,构建了对高能辐照免疫的碳纳米管晶体管和集成电路。

   3.器件的形态和功能丰富方面：

由于碳纳米管材料具有优良的机械柔性、高透光性和基底兼容性, 碳基技术可以实现柔性、透明、瞬态(可消失)等特种芯片,也可以实现传感、存储和逻辑、模拟电路等多种功能器件, 满足不同应用功能和场景的需求，因此碳基集成电路可以应用更多的场景。

比如，碳基半导体材料有望在实际中满足多种柔性电子器件的应用场景: 柔性应变/压力传感器、柔性/可穿戴电子器件、柔性能源系统等。

1. 三维异构集成方面：

碳基器件加工温度低、工作功耗低,易于克服三维集成电路面临的主要挑战——热预算需求, 因此更易实现三维异构集成。理论仿真结果表明, 采用三维集成的碳基集成电路较传统集成电路具有1000倍的性能功耗综合优势。

   2.工艺流程和成本方面：

碳基晶体管通过控制载流子的注入来实现开启与关断,无需掺杂过程, 而且在微缩过程中对短沟道效应有很好的免疫, 采用简单的平面器件工艺即可实现亚5纳米晶体管。相比于传统硅基工艺,工序流程可缩短一半;碳基技术具有良好的工艺兼容性, 沿用现有的硅基集成电路加工装备, 采用落后主流技术3代的硅基加工技术, 可制备出同等性能和集成度的碳基芯片。而且碳纳米晶体管还可以在室温下进行堆叠制造, 从而制成多层芯片, 而传统的硅晶体管需要在450~500℃的高温下制造, 难以进行堆垛。

    3.光电集成方面：

碳纳米管在光电集成应用方面具有远超硅基以及其他半导体材料的优势. 硅是间接带隙半导体, 无法制备高性能的电致发光器件, 因此硅基电子器件与锗、III-V族光电材料之间工艺不兼容导致单片光电集成系统在工艺上难以实现. 而碳纳米管是直接带隙半导体, 碳纳米管的吸收谱宽、吸收系数高并且吸收峰位随管径可调, 在电致发光和光致发光方面具有先天的优势。

碳纳米管CMOS器件与光电器件可以通过集成工艺自然结合, 有望为纳米电子和光电子电路的开发提供一个统一的平台, 而电子和光电子器件的集成, 特别是光通讯电路与高性能计算电路的集成有可能极大地提高计算机系统的能力。

4  碳基电子技术综合性挑战

4.1  材料

理想情况：理想的高性能碳基电子技术材料是超高半导体纯度、手性富集或管径均一、密度可控、间距和长度均一、定向排列的晶圆级碳纳米管阵列 。

碳管阵列材料仍需进一步优化提高, 包括但不限于以下方面: (1) 在不显著增加成本和提纯损伤的情况下, 基于“6 个 9”进一步提高 2—3 个量级的半导体性纯度; (2) 继续提高管径均一性乃至实现手性富集, 降低能带结构不一致造成的本征电学波动; (3) 严格控制碳管间距, 以提高器件均一性和局部栅控质量; (4) 实现 8 英寸乃至 12 英寸晶圆的完整覆盖和定向排列; (5) 彻底去除生长和溶液处理过程的金属离子和聚合物残留或其他杂质, 以提供洁净的半导体材料. 此外, 碳管阵列还需要能在多种衬底上完成制备, 以满足射频、柔性电子等应用需求。

4.2  器件工艺

(1) 障碍及解决手段：

①碳基材料的杂质污染问题（洁净度）：要系统检测并去除碳管材料制备中的各种杂质来源, 以避免对半导体工艺设备的污染、提高器件可靠性和晶圆良率。

②特种金属可能污染设备腔室, 从而有可能在硅中引入深能级或浅能级陷阱： 可以通过调整碳基器件的工艺顺序如采用先栅工艺来满足硅基工艺线上不同环节的限制. 硅基工艺本身在先进技术节点中也在不断引入各种特种金属, 因此特种金属工艺的兼容性问题不会成为根本限制.

(2) 基本发展路径（两步）：

① 提高材料洁净度, 满足硅基后道工艺兼容性。

② 进一步控制材料杂质, 调整工艺流程, 尽可能匹配硅基前道工艺。

4.3  均一性和可靠性

(1)可靠性:

①失效机制：碳管晶体管的失效机制较为复杂, 如 N 型金属电极氧化、超薄栅介质漏电等机制造成的瞬态失效, 栅介质界面态密度较高造成的强 BTI 效应 (包括 PBTI 和 NBTI), 以及接触电极热效应导致的性能漂移等。

②提高碳管器件可靠性需要重点解决前文提到的碳基器件基础性问题, 并采用标准化的器件加工工艺和封装工艺。

(2)均一性:

①影响因素：,碳基器件的接触电阻、开态电流、阈值电压和亚阈值摆幅等核心参数更是受到多个波动源的影响, 尤其是材料波动、工艺波动、接触界面和栅界面波动。

②在这些因素被优化改善到一定程度之前, 均一性问题将是限制大规模碳基集成电路正常工作的核心因素. 随着研究人员的持续努力, 材料和基本的器件结构工艺已经日趋成熟, 因此系统的可靠性研究需要被介入到碳基电子技术中来。

4.4  电路系统与设计

1. 先需要对碳管器件建立完整准确的电学模型, 然后根据应用需求开发工艺设计工具包 (PDK), 最后兼容适配于商用的 EDA 工具。
2. 发展碳基三维集成电路还需要开发出包含层间隔离及通孔工艺描述的 3D PDK以及三维电路设计规则。
3. 碳纳米管器件具备高速低功耗的潜力, 如果要保持甚至放大这一能效优势,可能需要在电路和系统设计上采用新的架构如TPU 架构, 使用设计工艺协同优化 (DTCO) 的方法制造电路。

4.5  标准化平台

主要包括标准化的材料制备和表征平台、标准化的工艺制造平台和标准化的器件电路测试平台。

1. 碳纳米管的材料制备需要标准化的表征方法, 即以合适的测量方法、测量仪器和数值参考范围来表征碳纳米管材料的不同指标。
2. 碳纳米管的制造工艺需要标准化, 即使用严格的半导体产业标准工艺, 在标准的超净厂房内, 批量进行大面积晶圆的加工。

5  终身学习的重要性

碳基集成电路是一项前沿的技术，具有广阔的应用前景和深远的影响力。终身学习对于参与和推动碳基集成电路的发展至关重要。

首先，碳基集成电路是一种创新的解决方案，可以在微电子领域取代传统的硅基集成电路。由于碳纳米管等碳材料具有独特的电子特性，碳基集成电路具备更高的速度、更低的功耗和更小的器件尺寸。然而，与硅基电子学相比，碳基集成电路还面临着诸多技术挑战，如制造工艺、异质结构集成和热管理等。通过终身学习，我们可以不断了解最新的研究成果和技术进展，掌握前沿的理论知识和实践技巧，从而在碳基集成电路的开发和应用中保持竞争优势。

其次，碳基集成电路的发展离不开跨学科的知识融合。它涉及到物理学、材料科学、纳米技术、电子工程等多个学科领域的交叉。终身学习使我们能够持续深入研究和学习这些领域的知识，了解不同学科之间的关联和互补。通过交叉学科的综合应用，我们可以探索碳基集成电路的新型材料、器件结构和工艺方法，进一步提高其性能和可靠性。

再次，终身学习有助于培养创新思维和解决复杂问题的能力。在碳基集成电路的研发过程中，我们可能会面临多样化的挑战和难题，需要灵活运用所学的知识和技能进行分析和解决。通过持续学习和不断拓展思维方式，我们可以培养与众不同的创新思维，提出新颖的理念和解决方案，推动碳基集成电路的发展。

此外，碳基集成电路涉及到智能化、物联网、人工智能等领域的融合应用。这要求从业者具备跨界思维和广泛的知识储备。终身学习帮助我们跟上技术的迅猛发展，拓宽知识面，了解相关领域的前沿技术和趋势，从而更好地与其他行业进行合作和创新。总之，碳基集成电路作为一项前沿的技术，要求我们必须保持持续学习的态度。终身学习有助于了解最新的研究成果和技术进展，掌握相关领域的知识和技能，培养创新思维和解决问题的能力，从而推动碳基集成电路的发展，并在这个领域取得竞争优势。

结    论

硅基 CMOS 技术的发展正在进入后摩尔时期。经过近30年的研究, 以富勒烯、碳纳米管和石墨烯为标志的纳米碳材料研究正逐步从基础研究走向应用, 现代信息科技与产业的支撑材料也发生着从硅材料到碳材料的转变。历经 20 余年发展, 碳纳米管已然成为后摩尔时代中最具潜力、最受关注的新型半导体材料, 碳基电子技术也显现出了其延续、扩展乃至超越摩尔定律的突出技术价值。在诸多碳基电子技术的基础性问题中, 学界已经取得了根本性突破, 如理想碳纳米管阵列材料的成功制备、无掺杂 CMOS 技术的发明等。这些进展说明: 碳基电子技术的产业化从原理上看已经没有不可逾越的阻碍, 从技术上看有着充分的商业价值。

在目前全球芯片行业商业热情高涨, 但硅基技术发展却进入瓶颈期的大背景下, 碳基电子技术为半导体领域提供了一个应对后摩尔时代挑战的可行技术方案, 更是为我国提供了一次“换道超车”的机遇：虽然中国的微电子产业近年得到了快速发展, 但由于在微电子初期发展阶段我们没有做出多少原创性的贡献, 使得微电子工业在中国的发展受到了极大的制约，纳米碳材料的出现, 给中国未来的电子产业的发展带来了新的希望.。经过十余年的努力, 中国的研究人员已经在纳米碳材料的可控制备和相关器件研究方面走到了国际最前沿。结合碳基电子技术目前的发展态势, 其很有可能在短期内实现碳基传感技术等高性能、中集成度的应用, 在中长期实现碳基射频电子、特种芯片等高性能高集成度的应用, 在完成足够的技术积淀。以及产业迭代后实现技术复杂度最高、商业价值最大的超大规模碳基数字集成电路。

相较欧美发达国家在 2020 年之后的非硅基纳米电子学研究领域的巨额投入, 我国对非硅基技术尚无布局, 加快布局和推进碳基集成电路发展的紧迫性日益凸显。 由于碳基集成电路研制是一项涉及物理、材料、微纳加工、模拟、系统集成和工程化等多环节协同配合的综合性工程, 传统的课题组或研究团队模式已经难以满足碳基纳米电子学发展的需要. 为抢占下一代半导体技术战略制高点, 需要国家抓住机遇, 尽快启动国家专项, 用一个协调的方式来支持包括器件物理、生长、模拟和系统设计方面的研究力量, 力争使碳基电子能够在中国开花、结果, 形成中国自己的碳基纳电子产业。

参 考 文 献

[1] Jin Z, Chu H, Wang J, Hong J, Tan W, Li Y [J].2007 Nano Lett. 7 2073.

[2]Kang S J, Kocabas C, Ozel T, Shim M, Pimparkar N, Alam M A, Rotkin S V, Rogers J A [J].2007 Nat. Nanotechnol. 2 230.

[3] Liu L, Han J, Xu L, Zhou J, Zhao C, Ding S, Shi H, Xiao M, Ding L, Ma Z, Jin  C, Zhang Z, Peng L M [J].2020 Science 368 850.

[4] Xu L, Yang J, Qiu C, Liu S, Zhou W, Li Q, Shi B, Ma J, Yang C, Lu J, Zhang Z [J].2021 ACS Appl Mater. Interfaces 133 1957.

[5] Kemelbay A, Tikhonov A, Aloni S, Kuykendall T R [J].2019 Nanomaterials 9 1085.

[6] Xu L, Gao N, Zhang Z, Peng L M [J].2018 Appl. Phys. Lett. 113 083105.

[7]Tian B, Liang X, Xia J, Zhang H, Dong G, Huang Q, Peng L, Xie S [J].2017 Nanoscale 9 4388.

[8]Javey A, Guo J, Farmer D B, Wang Q, Yenilmez E, Gordon R G, Lundstrom M, Dai H [J].2004 Nano Lett. 4 1319.

[9]Zhang Z, Liang X, Wang S, Yao K, Hu Y, Zhu Y, Chen Q, Zhou W, Li Y, Yao Y, Zhang J, Peng L M [J].2007 Nano Lett. 7 3603.

[10]Franklin A D, Luisier M, Han S J, Tulevski G, Breslin C M, Gignac L, Lundstrom M S, Haensch W [J].2012 Nano Lett. 12 758.

[11]Shulaker M M, Hills G, Patil N, Wei H, Chen H Y, Wong H S P, Mitra S [J].2013 Nature 501 526.

[12]Hills G, Lau C, Wright A, Fuller S, Bishop M D, Srimani T, Kanhaiya P, Ho R, Amer A, Stein Y, Murphy D, Arvind, Chandrakasan A, Shulaker M M [J].2019 Nature 572 595.

[13]Heller I, Janssens A M, Männik J, Minot E D, Lemay S G, Dekker C [J].2008 Nano Lett. 8 591.

[14]Liang Y, Xiao M, Wu D, Lin Y, Liu L, He J, Zhang G, Peng L M, Zhang Z [J].2020 ACS Nano 14 8866.

[15]Zhou S, Xiao M, Liu F, He J, Lin Y, Zhang Z [J].2021 Carbon 180 41.

[16]Zhu M, Zhou J, Sun P, Peng L M, Zhang Z [J].2021 ACS Appl. Mater. Interfaces 13 47756.

[17]Xie Y, Zhong D, Fan C, Deng X, Peng L M, Zhang Z [J].2021 Adv. Electron. 7 2100202.

[18]Tang J, Cao Q, Tulevski G, Jenkins K A, Nela L, Farmer DB, Han S J [J].2018 Nat. Electron. 1 191.