Vivado基础教程

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

文章目录

  • 前言
  • 一、创建项目
  • 二、添加设计文件
    • 代码
  • 三、综合
  • 四、添加约束文件
  • 五、上板
    • 5.1、生产比特流文件
    • 5.2、硬件调试


前言

本文详细的讲述了vivado项目创建到上板的流程。


提示:以下是本篇文章正文内容,下面案例可供参考

一、创建项目

Vivado基础教程_第1张图片
点击左上角的create project

Vivado基础教程_第2张图片
直接点击next
Vivado基础教程_第3张图片
项目名保证和module所命名的名字相同,多文件不需要。注意:路径不要有空格、汉字。
Vivado基础教程_第4张图片
直接点击next。
Vivado基础教程_第5张图片
若写好.v文件就可以在此处添加,还没有写可以等到后面来创建。没有就直接点击next。
Vivado基础教程_第6张图片
同上,写好约束文件在此添加,没有就直接点击next。
Vivado基础教程_第7张图片
此处,根据自己的开发板选择合适的型号,最后点击next。
Vivado基础教程_第8张图片
最后,点击finish。

二、添加设计文件

Vivado基础教程_第9张图片
右键点击Design Source,选择Add Source。
Vivado基础教程_第10张图片
先选择设计文件,点击next。
Vivado基础教程_第11张图片
根据以上步骤创建文件,文件名保证和项目的名相同,若是多文件的不需要。
Vivado基础教程_第12张图片
创建完直接点击finish。
Vivado基础教程_第13张图片
这个窗口直接点OK,若以后熟悉可以在这里直接添加输入与输出。
后面有个窗口直接点击yes即可。

Vivado基础教程_第14张图片
此时,创建好了设计文件。

代码

示例代码如下:

module led_twinkle(
	input	clk,
	input	rst_n,
	
	output	[1:0]	led
    );
    
reg [25:0] cnt;

always @(posedge clk or negedge rst_n) begin
	if(!rst_n) begin
		cnt <=26'd0;
	end
	else if(cnt < 26'd5000_0000) begin
		cnt <=cnt + 26'd1;
	end
	else
		cnt <=26'd0;
end

assign led = (cnt <26'd2500_0000) ? 2'b10 : 2'b01;

endmodule


三、综合

Vivado基础教程_第15张图片
点击Run Synthesis进行综合编译
Vivado基础教程_第16张图片
点击Run Simulation
Vivado基础教程_第17张图片
点击OK
Vivado基础教程_第18张图片
在这里可以看到编译过程。

Vivado基础教程_第19张图片
这里可以查看网格,需要就点OK。

Vivado基础教程_第20张图片
编译完直接点OK。

四、添加约束文件

Vivado基础教程_第21张图片
根据上述步骤打开约束文件设计。

Vivado基础教程_第22张图片
在此处根据变量,填好相对应的管脚名和电压值,管教名需要看开发手册,电压值一般都是3.3V,如图所示。

Vivado基础教程_第23张图片
保存后,填好文件名,点OK即可。

Vivado基础教程_第24张图片
可以在Source中Constraint找到约束文件。

五、上板

5.1、生产比特流文件

Vivado基础教程_第25张图片
点击左下角的生成General Bitsream。

后面的弹窗有yes点yes,有ok点ok。

5.2、硬件调试

Vivado基础教程_第26张图片
点击左下此处,进行硬件调试。

Vivado基础教程_第27张图片
通过上述操作来连接开发板。

Vivado基础教程_第28张图片
点击Program Device。

Vivado基础教程_第29张图片
若成功生产比特流文件,上面会自动填充,然后点击Progam即可上板。

你可能感兴趣的:(fpga开发)