计算机组成原理

第一章 概述

1、根据Church–Turing理论， • 任何一台具有最基本功能的计算机，原则上都 能够执行任何其他计算机可以执行的任务 • 只要不考虑时间和存储容量，性能和复杂度均 相差甚远的各种计算机，都能够执行相同的运 算任务

2、存储程序体系结构（Stored-Program Architecture） • 给计算机一个指令序列（即程序），计算机会存储它们 ，并在未来的某个时间里，从计算机存储器中读出，依 照程序给定的顺序执行它们 • 现代计算机区别于其他机器的主要特征，就在于这种可编程能力

• 冯·诺伊曼体系结构（von Neumann Architecture） • 早在ENIAC完成之前，数学家约翰·冯·诺伊曼（John von Neumann）就在其论文中提出了存储程序计算机的设计 思想 • 因此，存储程序体系结构又称为冯·诺伊曼体系结构 • 大多数当代计算机仍然采用冯·诺伊曼体系结构

3、计算机由硬件（Hardware）和软件（Software）两部分组成
• 硬件是基础，是软件活动的舞台 • 软件是灵魂，使硬件最大限度地发挥作用
• 两者缺一不可

4、• 冯·诺伊曼体系结构
• 主要特点：使用二进制数和存储程序
• 设计思想：存储程序并按地址顺序执行
• 把程序及其操作数据一同存储

• 哈佛体系结构（Harvard Architecture）
• 把程序与其操作数据分开存储 • 源自Harvard Mark I计算机
• 现代的冯·诺伊曼计算机在设计中展示出了某些哈佛体系结构的特性，如高速缓存Cache

5、冯 ·诺伊曼计算机具有 5大部件
• 控制器、运算器、存储器、输入设备、输出设备
• 这些部件用总线相互连接
• 中央处理器（Central Processing Unit ，CPU ） • 控制器和运算器的合称

6、计算机系统工作时，
• 输入设备将程序与数据存入存储器
• 控制器从存储器中逐条取出指令，将其解释成控制命令，去控制各部件的动作
• 数据在运算器中加工处理，处理后的结果通过输出设 备输出

7、• 取指周期与执行周期
• 把取指令的一段时间称为取指周期
• 把执行指令的一段时间称为执行周期

8、如何区分存放在一起的指令和数据？
• 取指周期中从存储器读出的信息流是指令流 • 由存储器流向控制器
• 执行周期中从存储器读出的信息流是数据流 • 由存储器流向运算器

9、运算器是一个用于信息加工的部件，用于对数据进行算术运算和逻辑运算
• 运算器通常由算术逻辑单元（Arithmetic Logic Unit，ALU） 和一系列寄存器组成

10、存储器的主要功能是存放程序和数据

11、字（Word）
• 计算机一次所能处理的二进制位数，至少一个字节
• 通常把组成一个字的二进制位数称为字长 • 例如微型机的字长可以少至8位，多至32位，甚至达到64位

12
• 存储容量 • 存储器中所有存储单元的总数
• 常用单位 • KB（Kilobyte，千字节）、MB（Megabyte，兆字节）、GB（ Gigabyte，千兆字节） 、 TB（ Terabyte，兆字节）、 PB（ Petabyte ，兆字节） • 各级单位之间的关系 • 1KB=1024B，1MB=1024KB，1GB=1024MB ，1TB=1024GB， 1PB=1024TB

13
主存储器（Main Memory，简称主存）通常采用半导体存储器
• 随机存取存储器（Random Access Memory，RAM） • CPU可读写 • 掉电时内容被消除 • 只读存储器（Read-Only Memory，ROM） • CPU只能读取 • 掉电时可保留其数据 • 事先加载了固化的数据和软件

寄存器（Register）是CPU内部的一组特殊 存储单元 • 读写速度比主存快得多

高速缓冲存储器（简称高速缓存）Cache
• 比寄存器慢，但比主存快
• 位于CPU和主存储器之间 • 规模较小，但速度很快
• 能够很好地解决CPU和主存之间的速度匹配问题
(缓存原理)• 计算机自动把频繁访问数据移入Cache，无需人工干预
• 当需要读写数据时，CPU首先访问Cache • 只有当Cache中不包含所需要的数据时，CPU才去访问 主存。

14、
计算机系统通过总线（Bus）将CPU、主存储器及 I/O设备连接起来
按照信号类型，可将总线分为
• 数据总线 • 主要传送数据，双向，可输入输出
• 地址总线 • 传送地址信息，单向，决定数据或命令传送给谁
• 控制总线 • 传送各种控制信号

15、
汇编程序是指把汇编语言书写的程序翻译成与之等价的机器语言程序的翻译程序。汇编程序输入的是用汇编语言书写的源程序，输出的是用机器语言表示的目标程序。汇编语言是为特定计算机或计算机系列设计的一种面向机器的语言，由汇编执行指令和汇编伪指令组成。

汇编语言：用指令助记符表示的指令来编写程序

16、
数据库和数据库管理软件一起，组成了数据库管理系统（Database Management System，DBMS）。

17. 软件与硬件的逻辑等价性
    。何操作既可以由软件来实现，也可以由硬件来实现
    • 任何指令的执行都可以由硬件完成，也可以由软件来完成
    • 计算机系统的软件与硬件可以互相转化，互为补充

计算机体系结构（Computer Architecture）定义为 机器语言程序员 所看到的计算机系统的属性。这些属性是计算机系统中由硬件或固件完成的功能。寻址，指令集，存储系统等等。

计算机组成（Computer Organization）指的是计算机体系结构的逻辑实现。包括机器内部的数据流和控制流的组成以及逻辑设计等。

计算机实现（Computer Implementation）指 的是计算机组成的物理实现。处理机、存储器等部件的物理结构，器件的集成度。

计算机体系结构的分类：
计算机系统的结构分为4类。

第二章 运算方法和运算器

1、计算机采用二进制的原因
易于物理实现 • 具有两种稳定状态的物理器件很多（如门电路的导通/截止、 电压的高/低），恰好可以对应表示“1”和“0”。

运算规则简单 • 数学推导已经证明，对R进制数进行算术求和或求积运算，其 运算规则各有R(R+1)/2种。

机器可靠性高 • 电压高/低、电流有/无都是质的变化，两种物理状态稳定、分明。

逻辑判断方便 • 二进制的“1”和“0”正好与逻辑命题的“真”和“假”相对应。

2、
用后缀字母表示
• B：二进制（Binary）数
• H：十六进制（Hexadecimal）数
• D：十进制（Decimal）数，可省略

3、
原码
• 符号位为0表示正数，为1表示负数，数值部分用二进制数的绝对值表示。

0的原码有“正零”和“负零”之分，机器遇到这两种情况都当作0处理 。
[+0]原=00000000
[-0]原=10000000

引入补码，把减法运算转换为加法运算，以简化运算器的设计

正数的补码与其原码相同
负数的补码是符号位不变，数值位逐位取反（即求其 反码），然后在最低位加1

引入反码的目的是便于求负数的补码
• 正数的反码与原码相同，负数的反码是符号位不 变，数值位逐位取反
0的反码也有两个，[+0]反=00000000，[-0]反=11111111

目前大多数计算机均采用补码存储、补码运算 ，其运算结果仍为补码形式

在n位机中，用n位二进制数补码表示一个带符号的整 数时，最高位为符号位，后面n-1位为数值部分。

移码也称为增码或偏码，常用于表示浮点 数中的阶码

[X]移=2n-1 + X (-2n-1≤X≤2n-1)

移码可由补码求得，只要把补码的符号位取反就得到了移码

4、
浮点数的一般表示形式
十进制数：N = 10e×M 二进制数：N = 2e×M
• M称为浮点数的尾数，是一个纯小数
• e是比例因子的指数，称为浮点数的指数，是一个整数，常称为阶码

浮点数是有符号数：
符号位 1位+阶码 m位+尾数 n位
• S为尾数的符号位，放在最高一位
• E为阶码，紧跟在符号位之后，占m位
• M为尾数，放在低位部分，占n位

三元组{S, E, M} 来表示一个数N

尾数域的最高有效位总是1
• 由此，该标准约定这一位不予存储，而是认为隐藏在 小数点的左边
• 因此，尾数域所表示的值是1.M（实际存储的是M）
• 这样可使尾数的表示范围比实际存储多一位

5、
计算机通常用一个字节（8位）来存放一个ASCII字符
• 字节的低7位表示不同的ASCII字符
• 字节的最高1位固定为0

6、数据在存取和传送的过程中可能会发生错误
• 产生错误的原因可能有很多种
• 设备的临界工作状态
• 外界高频干扰
• 收发设备中的间歇性故障
• 电源偶然的瞬变现象等

7、
奇偶校验码是一种最简单且应用广泛的数据校验码
• 硬件成本很低
• 可以检测出一位或奇数位错误，但不能确定出错位置，也不能检测出偶数位错误

奇偶校验的实现方法
• 由若干位有效信息（如1个字节）再加上1位校验位组成校验码
• 奇校验：当有效信息位中“1”的个数为奇数时，奇校验 位为0，否则为1
• 偶校验：当有效信息位中“1”的个数为偶数时，偶校验 位为0，否则为1

8、运算
定点加、减法运算属于算术运算，要考虑 参加运算数据的符号和编码格式
• 原码
• 符号位不能直接参加加减运算，实现起来很麻烦

• 反码
• 符号位可以和数值位一起参加运算，但是符号位一旦有进位，结果就会发生偏差 • 要采用循环进位法进行修正，即符号位的进位要加到最低位上去

•补码
• 运算时可以把符号位与数值位一起处理，显得很简单
• 只要最终运算结果不超出机器数允许的表示范围， 运算结果一定是正确的
• 不需要事先判断参加运算数据的符号位，运算结果的符号位如果有进位，也只要将进位数据舍弃即可 ，不需做任何特殊处理

• 当两数以补码形式相加时，符号位可以作为数据的一部分参加运算而不用单独处理
• 运算的结果将直接得到两数之和的补码
• 符号位有进位也只要丢弃即可

9、
溢出的判定方法
• 双符号位法用两个符号位表示一个数据
• 如果两个数相加后，其结果的两个符号位一致（00 或11），则没有发生溢出
• 如果两个符号位不一致（10或01），则发生溢出
• 两个符号位为01时为正溢，10时为负溢
• 不论溢出与否，运算结果的最高符号位始终指示正 确的符号

10、
超标量（Superscalar）计算机包含多个ALU，可以 同时处理多条指令

11、
• 根据总线所处的位置，总线可以分为内部总线和外部总线
• 内部总线是指CPU内各部件的连线 ， 运算器内部的总线属于内部总线
• 外部总线是指系统总线，即CPU与存储器、I/O 系统之间的连线

按照总线的逻辑结构，总线可以分为单向传 送总线和双向传送总线
• 单向传送总线，就是信息只能向一个方向传送 • 传送地址信息或控制信息的总线通常是单向传送总线
• 双向传送总线，就是信息可以向两个方向传送 • 数据总线一般是双向传送总线，既可以发送数据，又 可以接收数据

12、运算器的基本结构形式：单总线，双总线，三总线
分别需要三次数据传送，三个单元时间；两次数据传送，两个单元时间；一次数据传送，一个单元时间。

13、
可总结出浮点数运算的几个步骤 1. 零操作数检查 2. 对阶 3. 尾数相加 4. 结果规格化 5. 舍入处理 6. 溢出处理

对阶必须遵循“小阶向大阶靠拢”的原则。右移丢失的是最低有效位，而左移丢失的却是最高有效位 • 显然，右移更能减小数据误差

14、
指令执行过程通常分为取指令、指令译码 、取操作数、运算、写结果五个部分

把输入的任务分割为一系列子任务，各子任务 能在流水线各个阶段并发执行

第三章 存储器

1、存储器
• 计算机系统中的记忆设备，用来存放程序和数据

2、存储器的分级结构
•存储器性能通常用速度、容量、价格三个 主要指标来衡量
• 计算机对存储器的要求是容量大、速度快、成 本低，需要尽可能地同时兼顾这三方面的要求 • 但是一般来讲，存储器速度越快，价格也越高 ，因而也越难满足大容量的要求
• 目前通常采用多级存储器体系结构，使用 高速缓冲存储器、主存储器和外存储器

内存储器（简称内存） • CPU能直接访问的存储器 • 包括高速缓冲存储器和主存储器
外存储器（简称外存，也叫辅助存储器） • CPU不能直接访问的存储器

由主存和外存构成的虚拟存储器系统
• 主要目的是增加存储器的容量
• 从整体上看，其速度接近于主存的速度，其容量则接 近于外存的容量

3、
存储器的基本构成：存储矩阵、地址译码器、输出缓冲器。

主存储器是CPU能直接访问的存储器
• 由随机读写存储器RAM和只读存储器ROM组成
 
在一个存储器中可以容纳的存储单元的总数称为存储容量

一台计算机的地址码为n位，则可产生2 n个不同的地址码

4、
取数时间就是指存储器从接受读命令到信息被 读出并稳定在存储器数据寄存器中所需的时间
存数时间就是指存储器从接受写命令到把数据 从存储器数据寄存器的输出端传送到存储单元 所需的时间

5、
存储器带宽：指单位时间里存储器所存取的信息量

6、
• CPU对存储器进行读/写操作，
• 首先由地址总线给出地址信号，然后发出读操作或写 操作的控制信号，最后在数据总线上进行信息交流
• 因此，存储器同CPU连接时，要完成地址线、数据线和 控制线的连接

7、
双端口存储器：具有两个彼此独立的读写口
通常使双端口存储器的一个读写 口面向CPU，另一个读写口 则面向 外设或输入输出处理机

顺序方式：当CPU执行对主存连续单 元的读写请求时，只有一 个模块和CPU进行数据存 取操作，其他模块则可停 止工作或与外部设备进行 直接存储器存取
交叉方式：使得连续地址分布在相邻的不同模 块内，而同一个模块内的地址都是 不连续的
只要是对主存连续字的 成块传送，就可以实现多模块流水式并行存取，亦即使多个模块 在任一时刻同时并行工作，大大提高存储器的带宽

8、相联存储器
通常的存储器都是按地址访问的，而相联存储器则是按内容访问的存储器。

相联存储器的基本原理
• 把存储单元所存内容的某一部分作为检索项（ 即关键字项），用来检索存储器

9、程序访问的局部性现象
• 程序员通常采用模块化的程序设计方法，某一模块的程序往往集中在存储器逻辑地址空间中 很小的一块范围内，且程序地址分布是连续的
• CPU在一段较短的时间内，是对连续地址的一 段很小的主存空间频繁地进行访问，而对此范 围以外地址的访问甚少

10、
• CPU与Cache之间的数据交换以字为单位
• Cache与主存之间的数据交换以块为单位
• 一个块由若干个定长字组成

11、cache原理
判断该字当前是否存在于Cache中：
• 若在，该字立即被从Cache传送给CPU；
• 若不在，则用主存读周期把该字从主存读出送到CPU

12、cache地址映射：
Cache的地址映射方式有直接映射、全相联映射和组相联映射。

直接映射的Cache组织：主存中的一个块只能映射到Cache的某一特定块中去
全相联映射的Cache 组织 ：主存中任何一块都可 以映射到Cache中的 任何一块位置上
组相联映射实际上是直接映射和全相联映射的折中方案: 主存和Cache都分组，组间采用直接映射，组内采用全相联映射。

13、cache替换算法：

最不经常使用（LFU）算法：将一段时间内被访问次数最少的那个块替换 出去
LRU（Least Recently Used，近期最少使用） 算法：把CPU近期最少使用的块替换出去
最简单的替换算法是随机替换

14、cache写操作策略
写回法：当CPU写Cache命中时，
• 只修改Cache的内容，而不是立即写入主存 • 只有当此块被换出时才写回主存
全写法：
当写 Cache命中时，Cache与主存同时发生写修改
写一次法：写命中与写未命中的处理方法与写回法基本相同 • 只是第一次写命中时要同时写入主存，以便于维护系统全部Cache的一致性

15、
为了摆脱主存容量的限制，可以由操作系统把主存和辅存这两级存储系统管理起来，实现自动覆盖
• 也就是说，一个大作业在执行时，其一部分地址空间在主存，另一部分在辅存
• 当所访问的信息不在主存时，则由操作系统而不是程序员来安排I/O指令，把信息从辅存调入主存
• 从效果上来看，好像为用户提供了一个存储容量比实际主存大得多的存储器

16、
• Cache-主存层次的控制完全由硬件实现
• 虚拟存储器的控制是软硬件相结合的

17、
为了将访问页表的时间降低到最低限度，许多计算机将页表分为快表和慢表两种
将当前最常用的页表信息存放在快表中，作为慢表部分 内容的副本
快表很小，存储在一个小容量的快速存储器中

18、
页式虚拟存储器
• 优点
• 每页长度固定
• 页表建立很方便
• 新页的调入容易实现
• 缺点
• 由于程序不可能正好是页面的整数倍，最后一页的 零碎空间将无法利用而造成浪费
• 页不是逻辑上独立的实体，使得程序的处理、保护 和共享都比较麻烦

段式虚拟存储器
• 优点
• 由于段的分界与程序的自然分界相对应，具有逻辑独 立性
• 所以易于实现程序的编译、管理、修改和保护，也便 于多道程序共享
• 缺点
• 因为段的长度参差不齐，起点和终点不定，给主存空 间分配带来了麻烦
• 容易在段间留下不能利用的零碎空间，造成浪费

• 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合
• 把程序按逻辑单位分段以后，再把每段分成固定大小的页

19、存储区域保护

页表和段表保护方式：未形成主存地址前的保护。在页表中找不到， 也就访问不了主存，不会侵犯其他程序空间。

键保护方式：为主存的每一页分配一个键，称为存储键。为了打开这个锁，必须有钥匙，称为访问键。

环保护方式：按系统程序和用户程序的重要性以及对整个系统正常运行的影响程度进行分层，每一层叫做一个环。环号由操作系统确定，从内到外逐层增大。
• 环号大小表示保护的级别，环号越大，级别越低
• 系统程序应在内层，用户程序应在外层
• 内层允许访问外层的存储区域

第四章 指令系统

1、
• 指令是计算机硬件能够识别并直接执行操作的命令
• 一台计算机中所有指令的集合构成了该机的指令系统

从计算机组成的层次结构来说，计算机的指令分为微指令、机器指令和宏指令三类

2、
复杂指令系统计算机：CISC
精简指令系统计算机：RISC

3、指令系统的性能要求：1. 完备性 2. 有效性 3. 规整性 4. 兼容性

4、指令格式是指令字用二进制代码表示的结构形式
操作码字段+地址码字段

5、转子程序指令与子程序返回指令

• 转子程序指令是实现子程序调用的指令 • 子程序是能够完成某一特定功能的程序段 • 由于经常要使用，所以独立出来作为子程序，在需要时由主程 序调用

• 子程序返回指令
• 为了能够从子程序中正确返回到主程序的断点（ Breakpoint）并继续执行，在调用子程序时， • 首先将主程序中下一条指令的地址存放在一个临时存储单元中 • 然后转入执行子程序 • 等子程序执行到最后一条指令（通常是返回指令）时，将存放 在临时存储单元中的地址取出作为下一条指令地址，这样就返 回了主程序

6、指令寻址方式：
顺序寻址方式：一条指令接着一条指令地顺序执行，程序计数器
跳跃寻址方式：下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出

7、操作数寻址方式：1．立即寻址方式 2．直接寻址方式 3．间接寻址方式 4．寄存器寻址方式 5．基址寻址方式 6．变址寻址方式 7．相对寻址方式

第五章 中央处理器

1、程序是一个指令序列
• 明确告诉计算机应该执行什么操作
• 在什么地方能够找到用来操作的数据

2、CPU的基本功能：1）程序控制 2）操作控制 3）时间控制 4）数据加工
程序控制就是控制指令的执行顺序
操作控制就是控制指令进行操作
时间控制就是对各种操作实施定时控制
数据加工就是对数据进行算术和逻辑运算

3、
传统上，CPU由控制器和运算器这两个主要部件组成
• 新型CPU集成了一些原先置于CPU之外的分立功能部件
• 如浮点处理器、高速缓存（Cache）等

控制器是整个计算机系统的指挥中心
• 在控制器的指挥控制下，运算器、存储器和输入/输出 设备等部件协同工作，构成一台完整的通用计算机
控制器的主要功能
⑴从主存中取出一条指令，并指出下一条指令在主存中 的位置
⑵对指令进行译码，并产生相应的操作控制信号，以便 启动规定的动作
⑶指挥并控制CPU、主存和输入/输出设备之间数据流动 的方向

运算器
运算器是计算机中用于实现数据加工处理功能的部件
其核心部件是算术逻辑单元ALU

4、微操作
• 控制器在实现一条指令的功能时，总是把每一条指令分解成时间上先后有序的一系列最基本 、最简单、不可再分的操作控制动作
• 这种最基本、最简单、不可再分的操作称为微操作

操作控制器，可分为组合逻辑控制器和微程序控制器两种

5、
CPU的工作过程：1．取指令阶段 2．指令译码阶段 3．执行指令阶段 4．访存取数阶段 5．结果写回阶段

6、指令周期是CPU取出一条指令并执行该指令所需的时间
从主存读取一条指令的最短时间来规定 CPU周期
时钟周期是处理操作的最基本时间单位

取出和执行任何一条指令所需的最短 时间为2个CPU周期

7、用二进制码表示的指令和数据都放在主存里，那么CPU如何识别出它们是数据还是指令呢?

• 从时间上来说，
• 取指令事件发生在指令周期的第一个CPU周期中，即发生在取指令 阶段
• 而取数据事件发生在指令周期的后面几个CPU周期中，即发生在执 行指令阶段

• 从空间上来说，
• 如果取出的代码是指令，那么一定送往指令寄存器
• 如果取出的代码是数据，那么一定送往运算器

8、控制器的控制方式
同步控制方式、异步控制方式、联合控制方式（同步控制方式、异步控制方式、联合控制方式）

9、操作控制器
组合逻辑控制器：细分为硬连线控制器和门阵列控制器
微程序控制器：用微程序实现计算机控制的控制器

10、
并行性：两个以上事件在同一时刻发生
并发性：两个以上事件在同一时间间隔内发生

11、
时间并行：时间重叠
让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬 件周转而赢得速度。
空间并行：资源重复，以资源的重复配置来大幅度提高计算机的处理速度。

12、
计算机的流水线（Pipeline）工作方式：
• 将一个计算任务细分成若干个子任务，每个子任务都由专门的功能部件进行处理。
• 一个计算任务的各个子任务由流水线上各个功能部件轮流进行处理

13、
指令周期包含取指令（IF）、指令译码（ID） 、指令执行（EX）、访存取数（MEM）、结果写 回（WB）5个子过程

非流水计算机而言：上一条指令的子过程全部执行完毕后才能开始下一条指令。

标量流水计算机：计算机是只有一条指令流水线的计算机
对标量流水计算机而言，
• 上一条指令与下一条指令的子过程在时间上可以重 叠执行
• 当流水线满载时，每一个时钟周期就可以输出一个结果

超标量流水计算机：
超标量（Superscalar）流水计算机，是指它具有两条以上的指令流水线
每一个时钟周期可以执行2条以上的指令。每一个时钟周期就可以输出多个结果

14、
超线程HT（Hyper-Threading）技术是在单个核心处理单元中集成两个逻辑处理单元
一个实体内核（共享的运算单元），两个逻辑内核（有各 自独立的处理器状态） • 从而可以在单位时间内处理两个线程。

多核（Multi-Core）
指在一片处理器中包含 两个或两个以上的独立的内核
可以在单位时间内同时 处理多个线程

超流水线（Superpipeline）技术
使指令周期的各个子过程内部的流水线进一步细化，使其工作速度加倍
从而在一个时钟周期中执行两条或更多条指令

第六章 总线系统

1、总线是计算机系统中多个功能部件之间进行数据传送的公共通路
提供了信息传输和功能扩展的通道

2、
⑴内部总线：CPU内部连接各寄存器及运算部件的总线
⑵系统总线：CPU同计算机系统的其他功能部件（如存储器、通道等）连接的总线
⑶外部总线：用来连接外部设备或其他计算机的总线，又称为I/O接口。

3、总线的特性：1）物理特性 2）功能特性 3）电气特性 4）时间特性

地址总线的宽度指明了总线能够直接访问的存储器地址空间范围；
数据总线的宽度指明了访问一次存储器或外设所能交换数据的位数；
控制总线包括CPU发出的各种控制命令（如存 储器读/写、I/O读/写等），请求信号与仲裁信号，外设与CPU的时序同步信号，中断信号， DMA控制信号等等

控制总线（Control Bus，CB）是在计算机系统各个部件之间传输控制信息的信号线
数据总线（Data Bus，DB）是在计算机系统各个部件之间传输数据信息的信号线。
地址总线（Address Bus，AB）是在计算机系统各 个部件之间传输地址信息的信号线

4、
总线宽度：总线能同时传送的数据的二进制位（bit）数
总线频率：总线的实际工作频率，也就是一秒钟传输数据的次数
总线带宽：总线本身所能达到的最高数据传输速率

总线带宽与总线宽度和总线频率的关系：

5、当代总线的内部结构：整个总线结构分成四个部分： 1）数据传送总线 2）仲裁总线 3）中断和同步总线 4）公用线

6、接口就是指CPU和主存、外围设备之间通过总线进行连接的逻辑部件

7、总线的连接方式：1. 单总线结构 2. 双总线结构 3. 三总线结构

在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，称为单总线结构。

双总线系统结构在CPU和主存之间专门设置了一组高速的存储总线

三总线系统结构是在双总线系统的基础上增加I/O 总线形成的

8、
1）CPU总线：CPU-存储器总线
2）PCI总线：连接高速的I/O设备模块
3）ISA总线：与低速I/O设备连接

将CPU总线-PCI总线的桥称为“北桥” ，
将PCI总线-ISA总线的桥称为“南桥”

9、总线的控制：1. 集中式仲裁 2. 分布式仲裁

10、总线的通信：决定共享总线的各个部件之间如何进行通信、如何实现数据传输的问题
通信：1. 同步通信 2. 异步通信
信息传送方式：1. 串行传送 2. 并行传送 3. 分时传送

第七章 输入输出系统

1、输入输出控制方式

程序查询方式：CPU与外围设备的数据交换完全依赖于计算机的程序控制
CPU除了循环检测外设是否已准备好之外，不能处理其他业务，只能一直等待。造成CPU的运行效率极低。

程序中断方式：外围设备用来“主动”通知CPU，准备发送或接收数据的一种方式

当一个中断发生时， • CPU暂停其现行程序，转而执行中断处理程序，完成数据I/O工作 • 当中断处理完毕后，CPU又返回到原来的任务，并从暂停处继续执 行程序

DMA方式：直接存储器存取，是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制权，数据交换不经过CPU而直接在主存和外围设备之间进行，以便高速传送数据。成组传送。是以数据块为基本单位进行的。

通道方式：通道是一个具有特殊功能的处理器，可以实现对外围设备的统一管理，完成外围设备与主存之间的数据传送。

外围处理机方式：结构更接近于一般的处理机，甚至就是微小型计算机

程序查询方式和程序中断方式适用于数据传输率比较 低的外围设备
DMA方式、通道方式和外围处理机方式适用于数据传 输率比较高的外围设备

2、中断
保存现场操作：在中断服务程序执行完毕以后，能够正确地返回到原来主程序被中断的地方（断点）继续执行
恢复现场操作：在中断服务程序执行完毕后，从堆栈中恢复PC内容和 CPU状态，以便从断点处继续执行主程序

单级中断与多级中断

3、
• DMA方式的工作过程
• 首先，当要求通过DMA方式传输数据时，DMA控制器 向CPU发出请求，CPU释放总线控制权，交由DMA控制 器管理
• 然后，DMA控制器向外设返回一个应答信号，外设与 主存开始进行数据交换
• 最后，当数据传输完毕后，DMA控制器把总线控制权 交还给CPU

DMA控制器与CPU分时使用总线

选择型DMA控制器：在物理上可以连接多个设备，而在逻辑上只允许连接一个设备。
特别适合于数据传输率很高甚至接近于主存存 取速度的设备。

多路型DMA控制器：不仅在物理上可以连接多个外 围设备，而且在逻辑上也允许这些外围设备同时工作
同时为多个慢速外围设备提供服务

4、通道方式将控制I/O操作和信息传送的功能从CPU 中独立出来
通道是一个特殊功能的处理器，是计算机系统中代替CPU管理控制外设的独立部件

通道的类型：
字节多路通道：连接控制多台低速外设，以字节交叉方式传送数据

选择通道：高速通道，在物理上它可以 连接多个设备，但是这些设备不能同时工 作，在某一个时间段内通道只能选择一个 设备进行工作。信息以成组方式高速传输

数组多路通道：多个高速外设并以成组交叉方式

第八章 计算机系统

1、并行计算（Parallel Computing）是指通过网络相互连接的两个以上的处理机相互协调工作，同时计算同一个任务的不同部分
⑴提高速度⑵扩大问题求解规模

2、提高并行性的技术途径：1．时间重叠 2．资源重复 3．资源重复+时间重叠 4．资源共享

3、
多机系统各机器之间物理连接的紧密程度及交互能力的强弱，我们引入“耦合度”这个术语

4、向量处理机是指令级并行的计算机
从数学的概念上讲，
• 标量（Scalar）是指单个量
• 向量（Vector）是指一组标量

5、阵列处理机又称并行处理机：主要技术手段是采用硬件资源重复的方法来实现并行性

6、多处理机的体系结构由若干台独立的计算机组成 ，每台计算机能够独立执行自己的程序

区别
• 多处理机要实现任务或作业一级的并行 • 阵列处理机只实现指令一级的并行

7、机群系统（Cluster）的定义
• 一组完整的计算机互连，它们作为一个统一的计算机资源一起工作，并能产生一台机器 的印象
机群是并行或分布计算机系统的一种类型

8、所谓网格计算（Grid Computing），是指将分布的计算机组织起来协同地解决科学与 工程计算问题