计组实验1：四位全加器

逻辑功能描述：参见全加器真值表，可以参看蒋本珊编著的计算机组成原理教材79页。

一位全加器文本设计：

module fulladder(a,b,in,out,sum);//fulladder
input a,b,in;
output wire sum,out;// 和与进位
assign out=(a&b)|((a^ b)&in);
assign sum=a^b^in;// 偶数个1为0
endmodule

顶层设计原理图（串行进位）：

仿真波形图：

引脚配置：

a，b可以配置在Ki的信号上面，输出配置在LED信号上面。（或者再完善一下程序，输出到七段数码管上）

 注意：

1.为一位全加器建立符号

2.原理图设计时旋转器件