FPGA之SDRAM的学习

我调试中遇到的问题：

1：SDRAM初始化，在modelsim仿真时，SDRAM仿真模型例化是例化在仿真文件sdram_init.vt里的。直接调用modelsim时，提示：

Error: D:/QUARTTT/project/MYSDRAM/SDRAM/simulation/modelsim/sdram_init.vt(76): Module 'sdr' is not defined.

这是因为，调用modelsim仿真添加文件时，只添加了sdram_init.vt一个文件，因为sdr.v是例化在sdram_init.vt里的，所以需要一起添加，如下图。。这是我以往没有遇到的情况，因为以前没有在.vt里例化模块。

2：对于预定义的  .h头文件，在.v文件中调用时我发现，如果.h头文件和.v文件在同一个文件夹中，调用时直接  `include "Sdram_Params.h"  调用就行；如果二者不在一个文件夹中，就需要写明路径：`include "D:/QUARTTT/project/MYSDRAM/SDRAM/Sdram_Params.h"