MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level

        声明:作者是做嵌入式软件开发的,并非专业的硬件设计人员,笔记内容根据自己的经验和对协议的理解输出,肯定存在有些理解和翻译不到位的地方,有疑问请参考原始规范看

传输数据结构

数据单元(Data Units)

        最小的载荷数据单元是一个字节。任意Lane上送给TX的数据、以及从RX上接收的数据大小要是字节的整数倍。对于任何传输方向上的High-Speed和Low-Power的数据传输都有此限制。

位序,序列化和反序列化(Bit order,Serialization,De-Serialization)

        发送端的PHY中会对数据做序列化,接收端的PHY会做反序列化。PHY层不会关注进出数据的特定含义、值或顺序这些信息。

编码和解码(Encoding and Decoding)

        线路编码(Line Coding)本身规范并未做要求。

Data Buffering

        数据传输发生在协议请求之上。一旦通信开始,发送侧的协议层只要不停止传输请求,就要提供合法的数据。对于使用了Line Encoding的Lane,控制符号也能被插入到传输中。接收侧的协议在接收的PHY将数据送到协议层时要尽快将数据拿走。这种信号概念(此处直译,不太清楚如何解读,原文:the signaling concept)以及PHY协议的握手动作,不允许有数据节流(data throttling,个人理解类比于无线通信中的限速动作)。任何与之相关的数据缓存功能(data buffering)要在协议层内部处理。

Lane状态和信号线电平(Line Level)

        发送端通过驱动信号线到特定电平来决定Lane的状态。链路能够在两种可能的传输方案中的其中一种上进行运作,这两种方案由所使用的信号线电平所定义。主要的传输方案使用HS差分信号和LP模式单端信号的组合方式。还有一种可选的传输方案使用HS差分信号和ALP模式的组合方式,这种方式会包含一个额外的Lane状态,在此状态中,两根线同时被拉到了地线水平。

HS和LP模式Lane状态和信号线电平

        在正常操作时,HS-TX或LP-TX其中之一会驱动一条Lane。HS-TX总是会用差分的方式驱动Lane(一根高的话另一根为低)。两个LP-TX独立地驱动着一条Lane的两根信号线,每根信号线是单端驱动的。参考下图

MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level_第1张图片

图1 LP-TX和Dp、Dn关系 

        根据上面的信息可以知道,对于HS Lane状态来说,其可能的状态有两种;对于Low-Power Lane状态来说,其可能的状态有四种。HS Lane的两种状态是Differential-0和Differential-1。而Low-Power Lane状态的解读,要根据操作模式而定。LP-Receivers对于两种High-Speed差分状态的处理,总是当做LP-00来解读。

MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level_第2张图片

图2 HS和LP模式中的信号线电平 

        Stop状态有一个专门并且非常中心的功能。如果Line电平持续显示Stop状态超过最小要求的时间,PHY状态机会回到Stop状态,无论之前状态是什么,这些状态根据最近的操作方向,可能处于TX或RX模式。

MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level_第3张图片

 图3 Lane状态描述表

        所有的LP状态,周期至少要有T_{LPX}的时间。状态转换要平滑,并且要排除毛刺效应(glitch effects)。时钟信号能够通过异或Dp和Dn信号线的方式来重建,理想情况下,重建的时钟持续至少2*T_{LPX}时间,但占空比可能不是50%(受到信号斜率和trip level effects影响)。 

T_{LPX}是内部的PHY时序参数(Transmitted length of any Low-Power state period)。

HS和ALP模式Lane状态和信号线电平

        ALP模式用HS模式所使用的低电压电平,替代了LP模式的信号线电平(此处和某朋友讨论,可能理解上存在问题,请参考原文:ALP  mode  replaces  the  LP  mode  Line  levels  with  low-voltage  levels  as  used  for  HS  mode. )。它引入了一种新的standby状态,这种状态里Lane的两条线都处于地线水平。这个状态叫做ALP-00,它可以在逻辑上更细分为ALP Stop或ALP ULPS。ALP Stop和ALP ULPS是由下面的信号线电平所定义:VDP =VDN ~ 0V,以及VOD ~ 0V(关于这几个电压,在规范第9章Electrical Characteristics中有说明)。

MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level_第4张图片

 图4 HS和ALP模式中的信号线电平

MIPI D-PHYv2.5笔记(6) -- 传输数据结构,Lane状态和Line Level_第5张图片

  图5 ALP模式Lane状态描述表

你可能感兴趣的:(ISP,网络,嵌入式硬件,MIPI,D-PHY,摄像头)