数字电子技术-逻辑门电路

• 逻辑门电路:由具体器件构成能够实现基本和常用逻辑关系的 电子线路，简称门电路。 是实现逻辑功能的基本单元。
• 数字集成电路
  ①由三极管组成的双极型集成电路，例如晶体管-晶体管逻辑电路（TTL电路）和射极耦合逻辑电路（ECL电路）。
  ②由MOS管组成的单极型集成电路,例如N-MOS逻辑电路影和互补MOS (COMS）逻辑电路。

一、理想开关

(1）开关闭合时，开关两端电压为0
(2）开关断开时，其流过的电流为0,两端间电阻为无穷大;
(3）开关的转换在瞬间完成。
基本开关元件:半导体二极管、三极管、MOS管。导通时，相当于开关闭合;截止时,相当于开关断开。可用逻辑变量的“1”0”来表示。

• 二极管当作开关来使用正是利用了二极管的单向导电性
  
  注意:普通二极管反向击穿后，将失去单向导电性。

二、基本CMOS逻辑门电路

2-1 MOS管开关特性

• 
  当输入电压$v_I$较小时,有$v_{GS}$ <$V_T$ ,MOS管截止，$i_D$=0 , $v_o$=$V_{DD}$
  当$v_I$增加，有$v_{GS}$ >$V_T$
  且使$v_{DS}\le v_{GS}-V_T$ ,MOS管工作在可变电阻区。
  此时MOS管相当于受控制的可变电阻,且$v_{GS}$越大，输出特性曲线越陡峭，$R_{ON}$越小。
  即MOS管分别工作在截止区和可变电阻区时，相当于受$v_{GS}$控制的一个无触点开关。

由于MOS管本身存在电容效应及导通电阻,在导通闭合两种状态之间转换会受到电容充放电的影响，使输出波形边沿变得缓慢，输出电压的变化也会滞后于输入电压的变化。
为减小开关时间，可用P沟道MOS管代替电阻R。

• MOS电路：由金属氧化物绝缘栅型场效应（MOS）管构成的单极型集成电路。
• 主要有三种类型: NMOS门电路、PMOS门电路和CMOS门电路。
• CMOS电路优点:功耗低、静态电流小、抗干扰能力强、电源电压范围宽、输入阻抗高、负载能力强等，应用广泛。

2-2 CMOS反相器

• $T_N$管为工作管，开启电压$V_{TN}$ 。$T_P$管为负载管，开启电压$V_{TP}$。
• 栅极g接在一起作为输入端。漏极d接在一起作为输出端。
• 电源$V_{DD}$须大于两只MOS管的开启电压的绝对值之和
  $$V_{DD}>V_{TN}+|V_{TP}|$$
• 当输入电压为低电平“0”时$v_{GSN}$<$V_{TN}$，工作管T,截止,l$v_{GSP}$l>I$V_{TP}$l，负载管$T_P$导通。
  工作管$T_N$截止，漏极电流近似为零，输出电压为高电平"1"
• 当输入电压为高电平“1”时，$v_{GSN}$>$V_{TN}$工作管T导通，l$v_{GSP}$l>I$V_{TP}$l，负载管Tp截止。输出电压为低电平“0”。
• 电路实现反相器功能,工作管$T_N$和负载管$T_P$总是工作在
  互补的开关工作状态,所以称为互补型MOS电路。

2-3 常用CMOS逻辑门电路

• 与非门 $L=\overline{A\cdot B}$
  
  (1)当A=B=1时，$T_{N1}$、$T_{N2}$导通$T_{P1}$、 $T_{P2}$截止,输出L=0,即全1出0。
  (2）当A、B中有一个为0时，与之相连的$T_N$截止
  与之相连的$T_P$导通,输出L=1,即有0出1。
• 或非门 $L=\overline{A+B}$
  (1)当A=B=0时
  $T_{N1}$、$T_{N2}$截止$T_{P1}$、 $T_{P2}$导通输出L=1，
  即全0出1。
  (2)当A、B中有一个为1时与之相连的$T_N$导通
  与之相连的$T_P$截止输出L=0，即有1出0。

2-4 CMOS传输门

• 简称TG。当和反相器结合起来后，可以组成各种功能的逻辑电路，如触发器、寄存器、计数器等。也是一种模拟开关,既可以传输数字信号，也可以传输模拟信号。
• C=0时，传输门关闭，输入和输出之间呈现出高阻抗状态，不能进行信号传输。
• C=1时，在整个输入电压范围-5V~+5V内,至少有一个场效应管导通。
• 漏极和源极之间相当于短路，输出等于输入。即C=1时，传输门打开$v_o=v_I$
  

2-5 CMOS漏极开路门和三态输出门电路

（1）漏极开路门（OD门）

• 实际应用中需要将两个门的输出端并联实现与逻辑功能，即线与。
• 低阻通路产生很大电流，可能烧坏器件，且无法确定输出是高电平还是低电平。
• 当两个OD门输出全为1时,L为1，当其中一个为0时,L为0,实现两个OD与非门的线与功能。
• OD门电路还可以用来驱动大电流负载、实现逻辑电平转换等。
  （2）三态（TSL）输出门电路
  
  

当EN=1时，与门、或门打开若A为0，则B和C均为1
使得$T_N$导通,$T_P$截止输出端L=O
若A为1，则B和C均为0,使得$T_N$截止,$T_P$导通输出端L=1。
当EN=0时，都有B=1,C=0,$T_N$、$T_P$均截止
电路的输出端出现开路,即高阻态。

2-6 CMOS逻辑门电路的重要参数

• 输入和输出的高、低电平
  4000、74HC和74HCT系列工作电压为5V，低电压74LVC系列典型工作电压为3.3V。
• 噪声容限
  保证电路正常输出的前提下，输入电平允许波动的最大范围。
  噪声容限越大,集成门电路的抗干扰能力越强。
• 传输延迟时间
  $t_{P}HL$–输出电压由高变低,输出脉冲的延迟时间;
  $t_{P}LH$–输出电压由低变高，输出脉冲的延迟时间。
  这两个延迟时间的平均值称为平均传输延迟时间$t_{p}d$。
• 扇入扇出数
  扇入数–门电路输入端的个数。
  扇出数–门电路在正常工作时,所能带同类门电路的最大数目，它表示带负载能力。

三、集成门电路的应用注意事项

• 对多余输入端的处理
  以不改变逻辑关系及稳定可靠性为前提，根据实际需要作适当处理。
  $▶$对于TTL电路:
  ①可以将多余的输入端并联起来使用。
  ②根据逻辑关系的要求接地或接高电平
  $▶$对于CMOS电路:
  多余输入端不能悬空，易引起器件损坏。采用方法与TTL电路相同。
• 输出端的处理
  $▶$对于TTL电路:
  普通TTL门电路输出端不允许直接并联或接电源、接地使用。TSL门电路输出端可以并联使用；OC门输出端也可以并联使用,但公共端与电源间要接有负载$R_L$。
  $▶$对于CMOS电路:
  和TTL门电路一样，输出端不允许直接并联或接电源、接地使用。TSL门电路输出端可以并联使用;OD门输出端也可以并联使用，公共端与电源间同样要接有负载$R_L$。
• 门电路之间的接口问题
  $▶$逻辑电平匹配问题
  指驱动器件的输出电压要符合负载器件所要求的高电平或低电平输入电压的范围。
  $▶$电流匹配问题
  驱动门要为负载门提供足够大的驱动电流。
  $▶$噪声容限、输入输出电容、开关速度等
  参数需要是否满足某些设计要求的问题。
• 注意信号干扰问题
  一般在电源和地之间接入去耦合滤波电容。
• 注意设计和安装工艺，增强抗干扰措施
  在印制电路板的设计或安装中，连线要尽可能短,防止信号之间的串扰和对信号的传输延迟,减少电容产生寄生反馈而引起的寄生振荡。
  此外，电源线要设计得宽一些,地线要进行大面积接地,电源地与信号地分开等等。
• 在CMOS逻辑系统设计中，应尽量减少电容负载。
  此外由于CMOS电路输入阻抗高，易受静电感应发生击穿,除电路内部设置保护电路外，在使用和存放时应注意静电屏蔽。