AD9371 系列快速入口
AD9371+ZCU102 移植到 ZCU106 : AD9371 官方例程构建及单音信号收发
ad9371_tx_jesd -->util_ad9371_xcvr接口映射: AD9371 官方例程之 tx_jesd 与 xcvr接口映射
AD9371 官方例程 时钟间的关系与生成 : AD9371 官方例程HDL详解之JESD204B TX侧时钟生成(一)
JESD204B相关IP端口信号 : AD9371 官方例程HDL JESD204B相关IP端口信号
裸机程序配置 AD9528、AD9371、FPGA IP: AD9371 官方例程裸机SW 和 HDL配置概述(一)
AD9371 主函数: AD9371 官方例程 NO-OS 主函数 headless 梳理(一)
AD9371 主函数: AD9371 官方例程 NO-OS 主函数 headless 梳理(二)
从FPGA中的 JESD204B 传输层 tx/rx 基带数据时,I、Q两路 谁占据传输层 组/解帧 时转换器 M0 的位置,谁占据转换器 M1 的位置,才能正确通过AD9371射频 ?
TX传输层要求格式 , [ M3S1, M3S0, M2S1, M2S0, M1S1, M1S0, M0S1, M0S0]
RX传输层输出格式 , [ M3S0, M2S0, M1S0, M0S0]
RX_OS传输层输出格式,[ M1S1, M1S0, M0S1, M0S0]
Lane通道之间的物理连接关系见 AD9371 官方例程之 tx_jesd 与 xcvr接口映射
官方例程 TX 分配 4个 LANE和4个转换器M
DAC Crossbar 被一直配置为 framerADC_XBar = 0xB1 = 1011 0001
Lane crossbar 被一直配置为 laneXbar= 0xE4 = 1110 0100;
即 :
LANE0 —> DEFRAMER INPUT 0 —> DEFRAMER OUTPUT 0 —> Tx1 I
LANE1 —> DEFRAMER INPUT 1 —> DEFRAMER OUTPUT 1 —> Tx1 Q
LANE2 —> DEFRAMER INPUT 2 —> DEFRAMER OUTPUT 2 —> Tx2 I
LANE3 —> DEFRAMER INPUT 3 —> DEFRAMER OUTPUT 3 —> Tx2 Q
官方例程 RX 分配 2个 LANE和4个转换器M
ADC Crossbar 被一直配置为 framerADC_XBar = 0xB1=1011 0001
Lane Crossbar 根据RX 转换器M 的数量
M=4,framerLaneXbar = 0x08=0000 1000; 使用 Rxframer outputs 0 and 2
M=2,framerLaneXbar = 0x04; 使用 Rxframer outputs 0 and 1
文章后续默认 M=4,framerLaneXbar = 0x08;
官方例程 ObsRx 分配 2个 LANE和2个转换器M
ADC Crossbar 被一直配置为 framerADC_XBar = 0xB1=1011 0001
Lane Crossbar 被一直配置为 framerLaneXbar = 0x40=0100 0000; 使用 ObsRxframer outputs 0 and 1
未完。。。