盘点数字后端设计实现用到的各种文件
盘点数字后端设计实现用到的各种文件
文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。
Libraries & Incoming Files
Typical set of libraries received from the foundary and vendor
LEF: Abstract Physical View
ICC/ICC2 用的 FRAM VIEW 和 NDM(比如 standard cell，memory 等) 也是由 LEF 文件产生的
LIB/DB: Timing view
ICC/ICC2 要用到的是 DB 文件。有的时候需要数字后端工程师要会将 LIB 文件转成 DB 文件，这是最基本的技能之一（建议 DC 中实现）。
GDS: Full layout view or Partial layout view
部分 IP 的 GDS，Vendor 可能只提供 partial gds。待 design 的 GDSII ready 后，需要到 foundary 去 merge full gds，并再 check DRC&LVS。
Verilog stub files/models etc
Rules files received from Foundry
RC Extraction
Foundary 会提供用于计算 RC 的 nxgrd 文件或者 tluplus 文件以及 layer map 文件
Design rule documents for the corresponding technology
DRC/ Antenna, LVS deck for the corresponding verification tool
ICC/ICC2 需要确保导入正确的 Antenna file（规定了每层的 ratio，gate 面积与 metal 面积的 ratio），否则会出现致命性的错误，比如 ICC/ICC2 中没有 antenna，而 calibre 中却有特别多的 antenna。近期会推送一篇关于 antenna 的干货分享，敬请期待。
Incoming Files/Information
Set of files/ info to be received from the Front-end design group
Netlist
Timing Constraints file - SDC constraints
Data Flow diagram, Clock tree structure ,expected aspect ratio, die size
前端提供的 data flow，一般会列出哪些 memory 和哪些逻辑是有关系的，以及各个 sub-module 之间是如何 talk 的。当然如果数字 IC 前端工程师不提供这样的文档，数字后端工程师也应该利用工具（比如小编就喜欢用 Verdi，ICC 来进行查看电路原理图和 trace）来分析 data flow 以及时钟结构。
对于 design 中有比较复杂的时钟电路时，前端工程师往往还会提供一个比较清晰的时钟结构图，方便后端工程师来理顺各个时钟结构及其相互关系，便于编写 CTS constraint，引导工具做时钟树综合。
为什么时钟树上要用 clock inverter(min pulse width check)
一网打尽时钟树综合 Clock Skew
数字后端设计实现之时钟树综合实践篇
时钟树综合（clock tree synthesis）基础篇
合理的时钟结构能够加速 Timing 收敛（时钟树综合中级篇）
逻辑综合后一般也会 release 综合后 standard cell，memory，ip 和 io 的面积。这些信息便于后端工程师用来估算模块的物理面积。
Pin-pad table or io sequence table - as Excel sheet/ text table
根据 IO Sequence 的表格，为各个 io domain，规划给 core logic 的 power pad，给 IO 供电的 power pad 以及每个 io domain 的 SSO，POC(Power On Control) 计算。
Clock constraints - clock period, clock domain,max skew, max and min insertion delay
数字后端工程师拿到前端 release 的 netlist 和 constraint 时，一定要检查时钟的周期是否正确。
Reports - timing report, power estimation report, area report.
根据 pre-layout 的各种 report，初步估算芯片及模块的面积。
Inputs of Physical design flow
Gate level netlist
• 这个 netlist 可以是 DC 综合出来的 netlist，也可以是 DCT 综合出来的 netlist。同时也支持读入. ddc 的文件
教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性
SDC File (Synopsys Design Constraints Format)
Constraint file generated by synthesis tool
Timing constraints like Clock Definition, Timing Exceptions (False Paths, Asynchronous paths)
Delay Constraints like Latency, Input Delay, Input Transition, output Load and Output Transition.
Power and Area constraints
Design Rule constrains like Max Fanout, Max cap, max Transition
Clock Uncertainty
Operating Conditions
clock jitter 是否对 hold time 有影响？（文末有福利）
Libraries
Logical/Timing Libraries(.db):
•Logical libraries are library file which provides timing and functionality information an each and every standard cells used in the design.
•It also provides timing information of hard macros such as IP, ROM, RAM etc.
•Logical libraries define and load the logical DRC such as max_fanout, max_transition ,max_capacitance.
Physical/Reference Libraries(milkyway library):
•Physical/Reference libraries contains physical information of standard, macro and pad cells, which is necessary for placement and routing.
•These libraries define placement file like height of placement rows, minimum width resolution, preferred routing direction, pitch of routing tracks etc.
• 其实可以理解成 FRAM View。对于如何制作 FRAM VIEW，需要大家非常熟练掌握。它的制作主要涉及三方面，分别是 Blockage，PINS, VIA (简称 BPV)。在 Hierarchical 的 design 中，都需要用到 FRAM VIEW。
Technology file:
A technology file is provide by the technology vendor or foundary. 对于同一个工艺，foundary 和 vendor（比如 ARM）可能都会提供各自的 technology file（这里特指用来 PR 的 tech 文件）。至于选择哪家的 technology file，当然是看哪家的绕线好绕了。
•Units & precision for electrical units(V, I and power),
•Define colors and patterns of layers for displays,
•Number & name designations for each metal/vias,
•Physical & electrical characteristics of each metal/via,
•Define design rules such as min. wire width & min. wire to wire spacing,
•Contains ERC rules, Extraction rules, LVS rules
LVS 就是这么简单！（数字后端物理验证篇）
小编知识星球简介：
在这里，目前已经规划并正着手做的事情：
-
ICC/ICC2 lab 的编写
-
基于 ARM CPU 的后端实现流程
-
利用 ICC 中 CCD（Concurrent Clock Data）实现高性能模块的设计实现（下周在知识星球上 release）
-
其他内容待定
在这里，各位可以提问（支持匿名提问，提问从此不再害羞），小编会在 24 小时内给予解答（也可以发表你对某个知识点的看法，项目中遇到的难点，困惑或者职业发展规划等）。
反正它是一个缩减版的论坛，增强了大家的互动性。更为重要的是，微信有知识星球的小程序入口。星球二维码如下，可以扫描或者长按识别二维码进入。目前已经有十四位星球成员，感谢这十四位童鞋的支持！欢迎各位铁杆粉丝加入！
相关文章推荐（不看保证后悔）
clock jitter 是否对 hold time 有影响？（文末有福利）
为什么时钟树上要用 clock inverter(min pulse width check)
LVS 就是这么简单！（数字后端物理验证篇）
揭秘为何 net delay 是负值（数字后端实现时序篇）
PBA（Path Base Analysis）想说爱你不容易（静态时序分析基础篇）
一网打尽时钟树综合 Clock Skew
数字后端设计实现之时钟树综合实践篇
【惊呆了！】你居然还在用 flatten 方式进行 timing signoff
数字后端面试问答 No.16-18
合理的时钟结构能够加速 Timing 收敛（时钟树综合中级篇）
数字后端面试问答 No.13-15(每日三问)
【机密】从此没有难做的 floorplan(数字后端设计实现 floorplan 篇)
数字后端面试问答 No.10-12（每日三问）
数字后端面试问题 No.7-9(每日三问)
听说 Latch 可以高效修 hold 违例（Timing borrowing 及其应用）
15 天零基础入门到精通 python - 最全的视频教程
数字后端面试问答 No.4-6（每日三问）
IR Drop 分析之 Redhawk 分析流程
CRPR 能补偿 crosstalk 吗？
原来电路最高工作频率是这么算出来的（STA 基础篇）
数字后端面试问答 No.1-3（每日三问）
秒杀数字后端实现中 clock gating 使能端 setup violation 问题
教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性
数字芯片设计实现中修复 setup 违例的方法汇总
数字 IC 设计中 ECO 的那些事，其实并不是事！
Scan chain reordering 怎么用你知道吗？
如何评价数字后端设计中 floorplan 的好坏？
数字后端实现时 congestion 比较严重，你 hold 得住吗？
数字后端实现 place 过程进阶
Final netlist release 前，你应该做好哪些工作?
基于 Physical Aware 的动态功耗优化实现方案
深入浅出讲透 set_multicycle_path，从此彻底掌握它
【大师必备】最全的数字 IC 设计经典书籍电子版下载
你与数字后端大神的差距在这里，快来瞧瞧！
数字后端实现时 congestion 比较严重，你 hold 得住吗？
时钟树综合（clock tree synthesis）基础篇
【福利】数字 IC 后端各种 Userguide 下载
好了，今天的码字就到这里了，原创不容易，喜欢的可以帮忙转发和赞赏，你的转发和赞赏是我不断更新文章的动力。小编在此先谢过！与此同时，吾爱 IC 社区（52-ic.com）也正式上线了。吾爱 IC 社区（52-ic.com）是一个专业交流和分享数字 IC 设计与实现技术与经验的 IC 社区。如果大家在学习和工作中有碰到技术问题，欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。
打赏的朋友，请长按下方二维码，识别小程序进行打赏，欢迎砸钱过来！小编晚饭能不能加个鸡腿，全靠它了，呵呵！
作者微信：
https://mp.weixin.qq.com/s/nltCjPuN99nP0cW8qs1ymQ