北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.5 多路数据比较器）

实验1.5 多路数据比较器
一、实验准备
该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯，SW1-SW8，SW9-SW16组开关。请把控制拨码开关 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关CTRL_SW中开关SEL1， SEL2拨置于下逻辑电平为00，使DP9数码管显示1，可以使用SW9-SW16组开关。

二、实验目的
1、了解用Verilog代码比较多路数据大小的原理；
2、熟悉QuartusII软件的相关操作，掌握数字电路设计的基本流程；
3、介绍QuartusII软件，掌握基本的设计思想，软件环境的参数配置，仿真，管脚分配，下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
三个4位二进制数，比较它们的大小，结果用LED灯来指示比较的结果。

四、实验内容
1、用Verilog语言设计一个多路数据比较器，仿真并分析；
2、用QuartusII软件进行编译、下载到北京革新创展科技有限公司B-ICE-EDA/SOPC实验平台上进行验证，用LED实现比较的结果。

五、设计原理框图
详情参考北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。
多路比较器设计原理框图（略）
实验结果用如下的LED显示方式来表示：
数据比较 LED显示 数据比较 LED显示
A>B>C 0000 A=B A>C>B 0001 A=C>B 1000
B>A>C 0010 A=C B>C>A 0011 B=C>A 1010
C>A>B 0100 B=C C>B>A 0101 A=B=C 1100
A=B>C 0110

六、引脚分配情况
下表为北京革新创展科技有限公司B-ICE-EDA/SOPC-IEELS Platform开发实验平台引脚分配表：
设计端口 芯片引脚 开发平台模块
C[0] M16 SW1
C[1] R19 SW2
C[2] AA14 SW3
C[3] AA1 SW4
B[0] A3 SW5
B[1] B4 SW6
B[2] C4 SW7
B[3] E6 SW8
A[0] V16 SW9
A[1] U14 SW10
A[2] B3 SW11
A[3] E5 SW12
LED[3] C10 LED1
LED[2] E9 LED2
LED[1] D10 LED3
LED[0] V13 LED4
实验步骤：
1、按照实验准备将相应的跳线连接好，调节拨码开关选择对应的模块；
2、找到本次试验的源程序，打开工程，将程序下载到实验平台上；
3、拨动SW1-SW4，SW5-SW8,SW9-SW16输入三个4位二进制数，观察LED灯的指示情况，根据上面的大小比较表即可判断出三个数的大小，记录输入数据和输出结果，看结果是否正确，验证程序的正确性。

七、结果分析
在Modelsim下得到的多路数据比较器仿真波形图，当A=5，B=6，C=7时，C>B>A，LED=1010=~0101，仿真结果正确，同理可分析其它情况下比较器的结果，与表1比较验证。
注意：此处LED的结果正好与表1相反，原因在于：上表反映了LED的指示情况（亮表示1，灭表示0），此处是0是表示LED点亮。

八、Verilog源程序代码
详情参考北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。