11.13ASM图,FSM的一些verliog实现,串并转换

ASM图

除法器

11.13ASM图,FSM的一些verliog实现,串并转换_第1张图片

FSM的verilog实现 

状态机的状态就不用编码,而是用参数的定义进行转换

1.

11.13ASM图,FSM的一些verliog实现,串并转换_第2张图片

 

在次态确定当中,只要w和y发生变化,就进行操作

在次态当中,只要时钟上升沿来临或者复位信号,就进行操作 

2

Mealy型状态机

11.13ASM图,FSM的一些verliog实现,串并转换_第3张图片

11.13ASM图,FSM的一些verliog实现,串并转换_第4张图片 

11.13ASM图,FSM的一些verliog实现,串并转换_第5张图片

串并转换与奇偶检验

11.13ASM图,FSM的一些verliog实现,串并转换_第6张图片

11.13ASM图,FSM的一些verliog实现,串并转换_第7张图片

这一部分就是将多位信号一位一位输出,通过移位寄存器

11.13ASM图,FSM的一些verliog实现,串并转换_第8张图片

这里FSM存储两个状态,一个状态是说前面有奇数个1,一个是偶数个;然后不断接收移位寄存器传过来的一位信号,从而不断更新状态,并根据现在状态给出输出P

11.13ASM图,FSM的一些verliog实现,串并转换_第9张图片 11.13ASM图,FSM的一些verliog实现,串并转换_第10张图片

这里就是统计当前移位寄存器已经输出了几个信号,输出一个sel表示是否输出FSM的p信号,即要保证p信号是多位信号的最后一位信号

6.1

11.13ASM图,FSM的一些verliog实现,串并转换_第11张图片

不变的才是最后的项,对于变的,即不影响输出,输出与其无关

你可能感兴趣的:(数电,fpga开发)