【Quartus-ll】 仿真半加器、全加器并烧录到开发板中验证

本实验软件实验quartusII 13.0 版本，开发板为Intel DE2-115。

一、使用原理图设计全加器

1.1 半加器设计

新建工程

选择【Cyclone IV E】，勾选第二个，选择【EP4CE115F29C7】系列

创建完成

新建原理图文件

元件搜索框内输入 and2 和 xor 并摆放到图上

分别摆放两个输入和输出

双击【pin name】修改管脚名，然后用鼠标连接管脚

保存原理图，并编译，没有报错

设计项目设置成可调用的元件
【File】→【Create/Update】→【Create Symbol Files for Current File】
出现如下界面，点击保存即可

半加器仿真
新建波形文件：【File】→【New…】选择【University Program VWF】
【Edit】→【Insert】→【Insert Node or Bus…】

点击【Node Finder】，将所有元件全部添加

选中要改变电平的区域，然后点击左上方的 “0” “1” 图样

点击编译按钮，出现错误提醒
点击【Tools】→【Lauch Simulation Library Compiler】
选择工程目录下的 …\simulation\qsim 文件夹，然后点击【Start Compilation】

无错误即可关闭窗口

1.2 全加器

新建原理图并编辑
新建一个原理图文件，方法同上。

添加上面创建的半加器
完成的原理图如下所示
将设计项目设置成顶层文件并编译仿真

全加器仿真

通过【Tools】→【Netlist Viewers】→【RTL Viewer】查看电路图

二、连接开发板并烧录

2.1 绑定引脚

开发板上的18个拨码开关选其中三个：SW0、SW1、SW2 分别接 ain、bin、cin（开关向上拨和向下拨分别显示输入是高还是低电平）
LED0、LED1 分别接 cout 和 sum，灯亮表示输出为 “1”，灯灭表示输出为 “0”。
开始绑定引脚：点击【Assignments】→【Pin Planner】

引脚配置如下

再次编译

2.2 烧录

连接好开发板，点击烧录按钮

开发板显示效果

三、总结

此次实验主要是对Quartus-ll软件的进一步熟悉。并且从构造层面上了解了半加器全加器的设计流程与原理。了解了电子电路与FPGA开发板之间一些联系，以及如何去开发。