HDLBits Exams/ece241 2014 q5a

1.原题复现

题目链接：https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q5a

2.思路以及代码

本题刚开始卡了很久没有思路，对于具体的将状态机运用到一些具体例子上的逻辑思维还是比较欠缺的。最后，通过看别人的博客，终于弄明白了本题的要求：
首先还是复习一下补码的规则:
1.正数下，补码就是原码
2.在负数时候，补码是由负数的原码取反之后+1获得（可以理解为：从低位到高位（不包括最高位），当遇到第一个1之后，其余的高位全部取反，最后再加上最高位1）
比如说：
1.假设刚开始为0，如果后面数的全部都输出为0，eg:0000_0000 。那么二进制补码输出的结果也是0000_0000,表明，如果输入全为0的话，输出也全都是0.
2.假设从低往高，遇到第一个1了，将该第一个1作为最高位，从最高位到最低位可以表示为输入为1000_0000(举个例子)的一个负数。这样的二进制补码的结果仍然也是1000_0000.
3.遇到第一个1之后的后面位数，就应该全部取反了，比如 1011_1000_0000 ，二进制补码的结果为:1100_1000_0000。
运用到本题下：就拿本题目的时序图举例子，也算是本题给的一个点拨：

本题给出的输入为 0010110 从低位至高位重新排序为： 0110100
给出的输出结果从低位至高位的排序为：（输出要晚一个时序上升沿） 1001100
即输出为二进制补码形式
由此，我们可以推导得到状态图：

再根据状态图，来得出相应的代码:

module top_module (
    input clk,
    input areset,
    input x,
    output z
); 
	parameter IDLE=0,S1=1,S2=2;
    reg [1:0] state,next_state;
    always@(*)begin
        case(state)
            IDLE: next_state = x?S1:IDLE;
            S1:	  next_state = x?S2:S1;
            S2:   next_state = x?S2:S1;
        endcase
    end
    always@(posedge clk,posedge areset)begin
        if(areset)begin
           state<= IDLE; 
        end 
        else begin
           state<=next_state; 
        end
    end
    assign z = state ==S1;
endmodule

感谢博主：教练我想做玛卡巴卡的参考博客HDLBits Examsece241 2014 q5a