hdlbits系列verilog解答(mt2015_q4)-54

文章目录

    • 一、问题描述
    • 二、verilog源码
    • 三、仿真结果


一、问题描述

本次使用系列文章52和53中实现的子模块,实现以下组合逻辑电路。
hdlbits系列verilog解答(mt2015_q4)-54_第1张图片


二、verilog源码

module top_module (input x, input y, output z);
    
    wire [3:0

你可能感兴趣的:(verilog语言,fpga开发)