英飞凌TC3xx之一起认识EVADC系列（一）

EVADC的特性介绍

• EVADC 提供了一系列模拟量输入通道，将其连接到多个模/数转换器集群，使用逐次逼近型寄存器 (SAR) 原理，将模拟输入值（电压）转换为离散数字值。
• 基于 SAR 转换器的EVADC，每个转换器都包含采样和保持单元、以及转换器模块。 模拟多路复用器可以从多个输入通道中择其一，并且它具备由多个请求源的专用控制逻辑定义的连续转换的顺序。 所有这一切构建为一个转换组。
  模拟输入通道和转换组的数量取决于所选的产品类型。 在特定产品的附录中进行了描述。
• ADC 集群的每个转换器都可以独立运行。 每个通道的结果可以存储在专用通道的特定结果寄存器里，或者特定集群的结果寄存器中。
• EVADC提供了三个具有不同功能的集群：
  • 主要转换器集群：配备 8:1 多路复用器和 8 级队列，转换时间降至低于 0.5 μs.1)
  • 次级转换器集群：配备 16:1 多路复用器和 16 级队列，转换时间降至低于 1 μs.1)
  • 快速比较集群：单通道，更新率低至 0.2 μs 以下.1)

除了 EVADC 集群之外，EDSADC 还执行模数转换。

以下特性描述了 ADC 集群的功能：

• 标称模拟电源电压为 5.0 V 或 3.3 V
• 输入电压范围为 0 V 至模拟电源电压
• 每个通道可选择的标准 (V_AREF) 和备用 (CH0) 参考电压源，可以支持比率测量，以及不同的信号尺度
• 多个独立转换器，每个转换器多达 8/16 个模拟输入通道
• 外部模拟多路复用器控制，包括调整采样时间和扫描支持
• 转换速度和采样时间可调节，以适应传感器和参考电压
• 主通道的转换时间低于 0.5 μs（取决于采样时间）
• 灵活的来源选择和仲裁
  • 可编程任意转换序列（单个或重复）
  • 请求源链接以生成扩展的转换序列
  • 由软件、定时器事件或外部事件触发的转换
  • 取消-注入-重启模式可减少优先通道上的转换延迟
• 强大的结果处理
  • 独立的结果寄存器
  • 针对可编程边界值的可配置限制检查
  • 存储最大/最小值
  • 通过添加可选择数量的转换结果来降低数据速率
  • 具有可选系数的 FIR/IIR 滤波器
• 速度超过 5 Msamples/s 的快速比较通道
  • 自动处理标志和输出信号
  • 比较值可通过软件、转换通道或斜坡调节
• 基于可选事件灵活生成服务请求
• 内置安全功能
  • 可配置的寄存器访问保护以支持安全应用
  • 断线检测
  • 用于验证信号路径完整性的多路复用器的测试模式
  • 自动执行测试序列
• 支持挂起和省电模式

EVADC功能概述

• 增强型多功能模数转换器模块 (EADC) 包含一组转换器块，这些转换器块可以相互独立运行、按顺序链接以实现更长的转换序列，也可以同步以实现最多 4 个通道的并行转换。
• 每个转换器块都配备了专用的输入多路复用器和专用的请求源（快速比较通道除外），它们一起构建为单独的组，每个组分配给一个内核（参见图 239）。
  • 主要组提供 8:1 输入多路复用器，并提供最短可达约0.5 μs的转换时间。
  • 第二组提供 16:1 输入多路复用器，需要更长的采样时间，从而导致转换时间增加。
  • 快速比较通道的每个通道提供了一个专用输入通道，并可以达到约200 纳秒的比较时间。
• 这种基本结构支持面向应用程序的编程和操作，同时仍然提供对所有资源的通用的访问。 几乎相同的转换器组都允许对通道进行灵活的功能分配。
• 可以根据给定应用的要求配置一组功能单元，这些单元构建了从输入信号到数字结果的路径。
• 每个内核都提供一个连接到输入多路复用器和转换器本身的专用的采样保持单元。

基本模块时钟 f_ADC 连接到外设时钟信号。

转换模式和请求源

模拟/数字转换可以由三个请求源请求，并且可以在多种转换模式下执行。 请求源可以与可配置的优先级同时启用。

• 固定通道转换（单次或连续）
  请求源请求一个可选通道的转换（一次或重复）
• 通道顺序转换（单个或连续）
  请求源请求最多 8/16（主/辅组）任意可选通道的转换序列（一次或重复）

可以通过将多个请求源链接在一起来执行扩展序列（超过 8/16 次转换）。可用请求源可以同时使用转换模式，即可以同时启用不同模式的转换。 每个源都可以单独启用，并且可以由外部事件触发，例如 PWM 或定时器信号的边沿，或引脚转换。

请求源代码控制

• 由于可以同时启用所有请求源，因此仲裁器可以解析来自不同源的并发转换请求。 每个源都可以由外部信号、片上信号或软件触发。 内部请求源定时器可以请求配置序列的单独转换可编程延迟。
• 具有较高优先级的请求可以取消正在运行的较低优先级转换（取消注入重复模式），也可以在当前正在运行的转换后立即转换（等待启动模式）。 如果目标结果寄存器尚未被读取，则可以推迟转换（等待读取模式）。
• 某些通道还可以与其他 ADC 内核同步，因此可以并行转换多个信号。

输入通道选择

• 模拟输入多路复用器选择要转换的可用模拟输入 (CH0 - CHx1)) 之一。 三个源可以选择线性序列、任意序列或特定通道。 可以配置这些源的优先级。
  如果需要比内置通道更多的独立输入通道，则可以自动控制额外的外部模拟多路复用器（请参见第 30.13 节）。

Note: 由于引脚限制，并非所有模拟输入通道都在所有封装中都可用。 请参阅特定产品附录中的实现说明。

转换控制

• 可以为 4 个输入类别（2 个组特定类别、2 个全局类别）配置转换参数，例如采样阶段持续时间或转换模式（降噪）。 每个通道都可以单独分配给这些输入类别之一。
• 每个通道都可以选择标准参考电压或备用参考电压（限制请参见产品特定附录）。
• 因此，输入通道可以根据连接到 ADC 的传感器（或其他模拟源）的类型进行调整。
• 该单元还控制内置多路复用器和外部模拟多路复用器（如果选择）。

模拟/数字转换器

• 通过首先对所选输入上的电压进行采样，然后生成结果位，将所选输入通道转换为数字值。
• 一组采样保持单元连接到SAR转换器。 该转换器生成采样信号的数字结果值。
• 安全功能（参见第 30.12 节）有助于确保生成的结果值的合理性和正确性。

结果处理

• 每个模拟输入通道的转换结果可以定向到 16 个组特定结果寄存器和 1 个全局结果寄存器之一进行存储。 结果寄存器可由一组通道或单个通道使用。
• 等待读取模式通过阻止转换直到读取前一个结果来避免由于结果覆盖而导致的数据丢失。
• 数据缩减（例如数字抗锯齿过滤）可以在发出服务请求之前自动添加最多 16 个转换结果。
• 或者，可以启用 FIR 或 IIR 滤波器，在将转换结果发送到结果寄存器（可用于 2 个寄存器）之前对转换结果进行预处理。
• 此外，结果寄存器可以串联起来构建 FIFO 结构，该结构可以存储大量转换结果，而不会覆盖以前的数据。 这会增加从 ADC 检索转换数据时允许的 CPU 延迟。
• 在生成结果时，可以自动确定并存储一系列转换的最小值或最大值。

服务请求生成

多个 ADC 事件可以向 CPU 或 DMA 发出服务请求：

• 源事件表示相应请求源中转换序列的完成。 该事件可用于触发新序列的设置。
• 通道事件指示特定通道的转换完成。 这可以与限制检查相结合，因此只有当结果在定义的值范围内时才会生成中断。
• 结果事件表明相应结果寄存器中新结果数据的可用性。 如果数据缩减模式处于活动状态，则仅在完整的累积序列之后才会生成事件。
  每个事件可以分配给八个服务请求节点之一。 这允许根据应用程序的要求对请求进行分组。

安全特性

安全感知应用程序得到有助于确保信号路径完整性的机制的支持。

• 断线检测 (BWD) 在对输入通道进行采样之前对转换器网络进行放电。 如果不再连接输入信号，结果将反映减小的值。 如果使用缓冲电容器，则可能需要一定次数的转换才能达到故障指示水平。
• 下拉诊断 (PDD) 将额外的强下拉设备连接到输入通道。 随后的转换可以确认预期的修改信号电平。 这样可以检查信号源（传感器）与多路复用器的正确连接。
• 多路复用器诊断 (MD) 将弱上拉或下拉设备连接到输入通道。 随后的转换可以确认预期的修改信号电平。 这允许检查多路复用器的正确操作。
• 转换器诊断 (CD) 将备用信号连接至转换器。 随后的转换可以确认转换器的正常运行。

快速比较通道

• 专用快速比较通道支持不需要精确转换结果而仅指示输入信号是否高于/低于给定阈值（例如峰值保持操作）的应用。 比较大约需要 200 纳秒。 结果可以通过边界标志控制输出信号。
• 比较参考值可以由软件写入，可以由斜坡发生器生成，或者可以由另一个模拟输入通道提供。

系统集成与通讯

除了连接到外设总线之外，EVADC 还直接连接到 AURIX™ TC3xx 平台的其他硬件模块。
图 242 显示了这些互连的概述。 更详细的信息可以在 EVADC 以及所连接模块的系列文档中找到。

模拟模块激活和控制

EVADC 的模拟转换器是根据所选输入电压生成数字结果值的功能块。 它在运行期间会消耗永久电流，并且可以在转换之间停用以减少消耗的总能量。

Note: 复位后，模拟转换器关闭。 在触发涉及转换器的任何操作之前必须启用它们。

转换的准确性是通过执行启动校准来确定的。

模拟转换器控制

• 如果应用程序不需要转换器的永久活动，则可以间歇性地禁用该转换器以节省能源。 这可以在软件控制下或自动完成。
• 操作模式由位域 GxARBCFG (x=0-11).ANONS决定：
  • ANONS =11B：正常操作转换器处于活动状态，立即开始转换。初始稳定后不需要唤醒时间（参见下面的注释）。
  • ANONS =10B：快速待机模式转换器在不需要任何活动时进入节能模式。当请求转换时，它会自动返回操作模式。 快速待机模式可降低 ADC 电源的总体功耗。需要标准唤醒时间（见下文）。
  • ANONS =01B：慢速待机模式转换器在不需要任何活动时进入省电模式。 当请求转换时，它会自动返回操作模式。 慢速待机模式使ADC 电源的总体功耗最低。需要延长唤醒时间（见下文）。
  • ANONS =00B：转换器关闭（重置后默认）
    转换器本身已关闭。 此外，数字逻辑块被设置为其初始状态。在开始转换之前，请选择 ANONS 的活动模式。需要延长唤醒时间（见下文）。

模拟掉电的唤醒时间

当转换器被激活时，需要一定的唤醒时间（取决于工作模式）来稳定，然后才能正确执行转换。 可以通过将其添加到预期采样时间来确定该唤醒时间。

• 标准唤醒时间约为 1 μs，
• 延长的唤醒时间约为 5 μs。

确切的数字可以在相应的数据表中找到。

Note: 最初使能转换器后还需要延长唤醒时间。

通道配置

模拟输入通道配置

对于每个模拟输入通道，可以配置许多参数来控制该通道的转换。 通道控制寄存器定义以下参数：

• 通道参数：该通道的采样时间和模拟输入预充电选项通过输入类别定义。 每个通道可以选择其自己组的两个类别之一或两个全局类别之一。

• 参考选择：可为大多数通道选择备用参考电压（例外情况在产品特定附录中标记）

• 结果目标：转换结果值存储在特定于组的结果寄存器或全局结果寄存器1) 中。 特定于组的结果寄存器有多种选择方式：

  • 通道特定，通过寄存器 GxCHCTRy (x=0-7;y=0-7) 等中的位域 RESREG 选择，带位域
    SRCRESREG = 0000B
  • 源特定，通过寄存器 GxQCTRLi (i=0-2;x=0-11) 中的位字段 SRCRESREG 选择，等等。
    SRCRESREG ≠ 0000B
  • 当 SRCRESREG = 0000B 且 RESTGT = 1 时，选择全局结果寄存器。

• 结果位置：标准转换的结果值可以左对齐或右对齐存储，其他结果右对齐存储。 全局结果寄存器 GLOBRES 始终右对齐存储结果。 另请参见第 98 页图 263“结果存储选项”。

• 与标准转换比较（限制检查）：只要有新的结果值可用，就可以生成通道事件。 通道事件生成可以限制为位于用户可配置频带内部或外部的值。

• 断线检测：此安全功能可以检测到模拟信号源（传感器）的连接丢失。

• 转换同步：同步转换在多个转换器上同时执行。

Alias功能将通道 CH0 和/或 CH1 的转换请求重定向到其他通道。