特权FPGA 学习笔记

  • 存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;
  • 以task的方式封装testbench子程序,以提高复用程度;
  • 模板中,vho是vhdl模板,veo是verilog模板;
  • run block automation,实际实例化相关的处理器模块
  • 生成bd output之后,再生成wrapper顶层文件,再export Hardware到SDK,打开SDK后就会有文件
  • 特权FPGA 学习笔记_第1张图片mem_test是工程的包,mem_test_bsp是板级支持包,system_wrapper是初始化包。
  • 增加bd中的ip后,通过run automation,可以实现互联
  • 在bd中增加module后要更新wrapper
  • window-IO ports中用于查看引脚信息

你可能感兴趣的:(fpga开发,学习,笔记)