聚辰Giantec SPI Nor Flash GT25Q40学习笔记(二)———SPI Flash引脚定义、接线方式、功能

目录

前言

一、FLASH的引脚定义

二、FLASH与MCU的接线方式

三、功能概述

1、支持标准的SPI指令

2、支持Dual SPI和Quad SPI的读取指令

3.HOLD 功能

4、写入保护

1、VCC过低时自动复位

2、上电后延时禁止写入

3、写使能指令，在擦除后会自动将写使能禁止。

4、使用状态寄存器和WP引脚共同实现的硬件保护

5、 Write Protection using Power-down instruction，Lock Down write protection until next power-up

6、一次性编程保护，需要定制

总结

---

---

前言

这章用来记录flash芯片的引脚定义、接线方式、功能概述，以及注意事项

一、FLASH的引脚定义

 这款flash一共有8个引脚，主要有:

CS#:片选，又可以叫做NSS、CE、SSEL，主要作用是拉低时，使能芯片，由master控制，告诉对应的slave我在向你发消息，用来区分并行连接时哪个slave需要回应master的消息。

VCC:供电该芯片的供电范围是1.65~3.6V之间，有max 0.6v的上下容错

DO：DATA OUT芯片的输出脚，作为slave时接在MISO(master in slave out)的线上

HOLD#：HOLD 为低电平时, DO 引脚变为高阻态, 此时 DI/CLK 上的信号会被忽略，这个引脚的作用类似是暂停并保留当前状态，等其他任务执行完成后拉高HOLD继续完成之前的通讯

WP#:如果是在不开启软件保护的状态下WP引脚为低电平时，状态寄存器不允许写入，而当开启了Software Protection，WP则不再起作用，通过写使能的指令进行状态寄存器写入（软件保护开启是芯片出厂的默认状态）

CLK：时钟脚又叫做SCLK\SCK等，作为SPI通讯的同步时钟信号，决定了芯片的通讯速率和读取、发送数据的时间节点

VSS：共地接GND

DI：DATA IN 芯片的输入脚，作为slave时接在MOSI(master out slave in)的线上

复用引脚:有人会发现这个芯片还有复用的引脚IO0、IO1、IO2、IO3，这是SPI FLASH特有的两种特殊模式下会使用的引脚方式，将原本只有一条的DATA OUT 变为Dual SPI下的IO0、IO1同时传输数据，以及Quad SPI下的IO0、IO1、IO2、IO3，同时传输数据的4倍速，将全双工暂时变成半双工模式，提高数据读取的效率。

二、FLASH与MCU的接线方式

 CS————CS

MISO————DO

MOSI————DI

VCC————VCC

GND————VSS

CLK————CLK

WP————WP

HOLD————HOLD

三、功能概述

1、支持标准的SPI指令

数据手册的原文是这样的：

The GT25Q40/20/10/05C is accessed through an SPI compatible bus consisting of four signals: Serial Clock (CLK), Chip Select (/CS), Serial Data Input (DI) and Serial Data Output (DO). Standard SPI instructions use the DI input pin to serially write instructions, addresses or data to the device on the rising edge of CLK. The DO output pin is used to read data or status from the device on the falling edge CLK.

SPI bus operation Mode 0 (0,0) and 3 (1,1) are supported. The primary difference between Mode 0 and Mode 3 concerns the normal state of the CLK signal when the SPI bus master is in standby and data is not being transferred to the Serial Flash. For Mode 0, the CLK signal is normally low on the falling and rising edges of /CS. For Mode 3, the CLK signal is normally high on the falling and rising edges of /CS

数据手册写明是支持model0和model3的，那什么是model0和3呢，这是SPI的初始化配置参数。

注意：影响SPI通讯的参数包括极性(CPOL)和相位(CPHA)，又分别有0和1所以就组合出4种模式，分别为00，01，10，11。即当该芯片是支持极性、相位均为1或均为0的模式3和模式0，即上升沿读取数据。

2、支持Dual SPI和Quad SPI的读取指令

Quad SPI instructions require the non-volatile Quad Enable bit (QE) in Status Register-2 to be set.

当需要执行Quad SPI指令时，需要在状态寄存器2中设置，后面讲状态寄存器的时候会讲到

3.HOLD 功能

HOLD功能是暂停保持功能，当标志QE=0时，为默认状态HOLD功能是可以工作的，当QE被设置为1时，HOLD脚变成IO3,进行数据输出。

HOLD脚的作用体现在数据传输过程中突然中断，例如GT25Q40在向芯片传20个数据，目前传输到第5个，这时mcu或cpu发生了中断，无法处理MISO传过来的数据，这时，master把HOLD脚拉低，slave将会把DO引脚变为高阻抗并且忽略DI传输的指令。直到master把HOLD脚拉高后，芯片开始重新从第6个数据位发送数据，

注意：当HOLD脚拉低时，CS应一直保持拉低，若CS被拉高，芯片可能会被重置。

4、写入保护

为了防止噪声导致的错误写入，所以该芯片提供了7种不同方式的写入保护措施分别是：

1、VCC过低时自动复位

2、上电后延时禁止写入

上电后当电压超过了写入抑制电压后，还需要延迟最少5ms时间，才可以开始进行写入。

3、写使能指令，在擦除后会自动将写使能禁止。

4、使用状态寄存器和WP引脚共同实现的硬件保护

5、 Write Protection using Power-down instruction，Lock Down write protection until next power-up

6、一次性编程保护，需要定制

 可以通过状态寄存器的设定把数据永久变为只读

---

总结

这章介绍了GT25Q40系列芯片的引脚定义、接线方式以及对该芯片的功能进行了介绍，下一步开始学习状态机和具体的指令啦