【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

系列文章

数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）
运算符
数据流建模
行为级建模
结构化建模
组合电路的设计和时序电路的设计
有限状态机的定义和分类
期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？
期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？
期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）
期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？
期末复习——设计带进位输入和输出的8位全加器，包括测试模块

---

---

举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试举成功时F=1，试举失败时F=0。要求:

（1）给出电路真值表；

（2）完成电路建模，给出完整Verilog代码；

（3）完成测试模块设计，给出测试模块代码。

---

电路真值表

Verilog代码

module answer(a,b,c,f);
    input a,b,c;
    output f;
    assign f=(b&c) | (a&b) | (a&c);
endmodule

测试模块示例：

module answer_tb;
    reg a,b,c;
    wire f;
    answer U1(a,b,c,f);
    initial
        begin
            {a,b,c}=3'b000;
            repeat(8)
                #20 {a,b,c}={a,b,c}+1;
        end
endmodule