FPGA低速接口SPI_I2C_UART的使用

SPI

SPI简介

项目中时钟10M

SPI 通信有 4 种不同的模式，不同的从设备在出厂时被厂家配置为其中一种模式，模式是不允许用户修改的。 主设备和从设备必须在同一模式下进行通信， 否则数据会接收错误。 SPI 的通信模式是由CPOL（时钟极性）和 CPHA（时钟相位）来决定的，四种通信模式如下：

1. 模式 0： CPOL = 0， CPHA = 0；
2. 模式 1： CPOL = 0， CPHA = 1；
3. 模式 2： CPOL = 1， CPHA = 0；
4. 模式 3： CPOL = 1， CPHA = 1。

CPOL 控制着 SPI_CLK 的时钟极性，时钟极性变化如下图所示：

由上图可知， 当 CPOL = 1 时， SPI_CLK 在空闲时为高电平， 发起通信后的第一个时钟沿为下降沿；CPOL = 0 时， SPI 时钟信号 SPI_CLK 空闲时为低电平，发起通信后的第一个时钟沿为上升沿。

由上图可知， 当 CPHA=1 时， 时钟的第一个变化沿（ 上升沿或者下降沿） 数据开始改变，那么也就意味着时钟的第 2 个变化沿（与第一个变化沿相反） 锁存数据； 当 CPHA=0 时， 数据在时钟的第一个变化沿之前就已经改变， 并且保持稳定， 也就意味着在时钟的第一个变化沿锁存数据。

SPI_MASTER

主机向从机写数据，从机在sck上升沿采集数据，主机在sck下降沿变化数据，下图为从机接收数据时序图

IDLE→WAIT→SEND_ADDR(W/R)→SEND_DATA

                                                           →READ_DATA

SPI_SLAVE

主机向从机写读数据命令，从机向主机发送数据，下图为从机时序图

I2C

I2C简介

I2C 总线数据的传输速率在标准模式下可达 100kbit/s，在快速模式下可达 400kbit/s，在高速模式下可达 3.4Mbit/s（工程使用的IIC_SCL的时钟频率2.5Mbit/s）。I2C_SCL 和 I2C_SDA 均需接上拉电阻，空闲时，两条线处于高电平状态。

项目中SCL速率250K

I2C传输时序

起始信号之后，主机开始发送传输的数据；在串行时钟线 SCL 为低电平状态时， SDA 允许改变传输的数据位，在 SCL 为高电平状态时， SDA 要求保持稳定，相当于一个时钟周期传输 1bit 数据，经过 8 个时钟周期后，传输了 8bit 数据，即一个字节。

第 8 个时钟周期末，主机释放 SDA 以使从机应答，在第 9 个时钟周期，从机将 SDA 拉低以应答；如果第 9 个时钟周期， SCL 为高电平时， SDA 未被检测到为低电平，视为非应答，表明此次数据传输失败。

第 9 个时钟周期末，从机释放 SDA 以使主机继续传输数据，如果主机发送停止信号，此次传输结束。

主机传送数据状态机如下

写

读

1. ’1.生成i2c的scl四倍的时钟用于驱动i2c的操作
2. 

2.在3.4（4时改变sda的值）时刻scl为低，5.6时刻scl为高

I2C传输器件地址和字地址

以AT24C64为例，器件地址为 1010 加 3 位的可编程地址， 3 位可编程地址由器件上的 3 个管脚A2、 A1、 A0的硬件连接决定。当硬件电路上分别将这三个管脚连接到 GND 或 VCC 时，就可以设置不同的可编程地址。不同的器件格式有差异

进行数据传输时，主机首先向总线上发出开始信号，对应开始位 S，然后按照从高到低的位序发送器件地址，一般为 7bit，第 8bit 位为读写控制位 R/W，该位为 0 时表示主机对从机进行写操作，当该位为 1 时表示主机对从机进行读操作，然后接收从机响应。

单次写：开始->器件地址->字地址->数据（8bit）->结束

多次写：开始->器件地址->字地址->数据（8bit）->…->数据（8bit）->结束

UART

项目中波特率112500

Uart_tx

Uart_rx