Verilog中的逻辑移位和算术移位仿真

逻辑移位

逻辑移位的操作符为右移(>>)高位不够的bit位补0。左移(<<),低位补0。

算术移位

算术以为呃的操作符为右移动(>>>)高位用呼号位补。左移(<<<),低位补0。

实例

Verilog中的逻辑移位和算术移位仿真_第1张图片

Verilog中的逻辑移位和算术移位仿真_第2张图片

仿真结果

Verilog中的逻辑移位和算术移位仿真_第3张图片

结论

对于无符号数,逻辑移位和算术移位结果是一样的。

对于有符号数,逻辑右移和算术右移是不一样的。算术右移时,高位需要用符号位补。

 

你可能感兴趣的:(ASIC设计,ASIC,fpga,verilog,算术移位,逻辑移位)