电磁兼容（EMC）：产品如何做到可靠的防静电设计

工业产品所应用的电磁环境之恶劣。要想产品在如此恶劣的电磁环境下正常工作，需要具备强大的抗干扰能力方能胜任。其中以静电干扰最为常见且棘手。本文将手把手教你如何将工业产品做到可靠的防静电设计。

1 了解静电

你想要打倒对手，必须先深入地了解他，才能有的放矢。什么是静电放电？相信大家都有着深刻且痛的领悟：冬天懒懒地从椅子上起身给开门，在你的手与金属门把手即将亲密接触那一刻，一股精神倍爽的刺痛感自手指神经未梢迅速传至慵懒的大脑皮层，让你情不自禁的“啊”出来。让你产生刺痛感的，便是静电放电（ESD）在搞的鬼！

生活中和电子产品所承受的静电放电，主要来自于摩擦起电。任何两个物质摩擦都会产生静电，只是起电量大小不同而已，得电子的带负电，失电子的带正电。这个是小学三年级都会学习的知识点。但也就是这在小学就学过的小小静电放电，却成为不少电子工程师心中挥之不去的梦魇。

2 静电放电为何会影响电子产品正常工作

科学家们根据物质相互摩擦后得失电子的能力，排序整理出了一份摩擦生产序列表。这里由正到负列举部分材料序列：兔皮、玻璃、丝绸、铝片、琥珀、涤纶、硅……。这些生活中常见的材料包含了导体、半导体和绝缘体。两种绝缘体物质摩擦生电后，因绝缘体内电子不能自由移动，得到的电子将集聚在带负电物质表面，形成强静电场，其持续时间可长达数小时或几天。当外界其它物质靠近带电物质时，则可以形成强烈的ESD现象。

ESD有两种典型的模型：人体模型HBM和机械模型MM。人体模型用于表示带电人体放电时与器件或物体的相互作用。机械模型表示带电导体源放电与器件或物体的相互作用。以下将最为常见及基本的人体模型来说明ESD是如何影响电子产品正常工作。

ESD对电子产品的影响主要体现在两方面：过电应力EOS和电磁干扰EMI。在日常生活中因摩擦可使人体带上几千甚至上万伏的静电，国家标准GB/T 17626.2《电磁兼容 试验和测量技术静电放电抗扰度试验》规定的接触放电试验电压为±8kV，空气放电试验电压为±15kV。ESD的高电压大电流会导致半导体器件出现闩锁效应，甚至直接将多数半导体器件损坏。另外其放电波形如下图示，ESD放电脉冲上升沿的时间非常短，只有0.7~1ns。这将形成强烈的电磁辐射干扰，带宽可达400MHz以上，通过传导和空间辐射的方式对系统中的敏感信号造成干扰。

3 产品防静电设计

老生常谈，产品设计之前必须了解设计需求：工业产品在无产品标准要求的情况下，需要满足行业标准GB/T 17799.2-2003《电磁兼容 通用标准 工业环境中的抗扰度试验》，静电抗扰度试验接触放电±8kV，空气放电±15kV。

3.1 原理图设计

首先是芯片及核心板方案选型，有一颗强大的心脏才能支撑强健四肢去完成高难度的任务。

其次接口电路增加ESD保护设计，满足先保护后滤波原则。根据不同接口电路的信号特性，选择不同ESD保护器件。比如高速信号接口，需选择寄生电容小的器件，否则会产生信号失真，导致通信失败。

再者各电源电路必须增加大小规格的去耦电容，进行宽频带的滤波设计。比如常见的：10uF+1nF组合。

最后针对一些特殊的敏感信号线增加ESD保护和滤波设计，比如复位、AD采样、时钟等信号线。

3.2 PCB设计

静电放电主要是以传导和空间辐射的方式在板级进行干扰，因此PCB设计的核心思想是信号完整性和减小信号环路面积。故PCB的防静电设计需要满足的几个重要原则：

电源、地平面尽量完整；

信号走线尽量等宽、等距、等长；

过孔数量尽量少；

不跨分隔区走线；

尽量单点接地走线；

信号环路面积尽量小；

接口和芯片滤波和保护器件尽量靠近接口和芯片放置；

3.3 结构设计

构上防静电有屏蔽与接地两大方法。

屏蔽可从整机结构上设计，但这样设计成本较高，产品体积较大，实现起来比较困难。除非是原本就是金属结构的产品，利用原有金属结构来做屏蔽效果。若是绝缘材料外壳产品，则需要在外壳内壁做喷涂导电漆。喷涂导电漆虽然是一种有效的屏蔽措施，但其生产工艺比较复杂，一致性控制难度大。整机设备中往往会存在不少死角的区域，让喷涂导电漆工序难上加难。另外可针对单独敏感电路模块增加屏蔽壳，最为典型的便是手机屏蔽结构设计。

结构的接地设计需要考虑如何将静电能量以最快的速度泄放掉。这就必须满足接地良好，接地阻抗越小越好。特别是需要进行静电放电试验的区域，接地连续性要得到保证。在此要特别注意的一点是，作为静电泄放的接地线不要从敏感信号或模块上方经过，否则静电泄放瞬间大电流所产生的强电磁场会对这些电路造成干扰，引起不必要的麻烦。

本博客持续更新中，欢迎大家收藏关注！