FPGA_时序逻辑_寄存器

一 理论

寄存器由D触发器构成，受时钟脉冲控制，具有存储功能。

寄存器结构与工作原理：

                                    

                                   仅在时钟上升或者下降沿，输出信号key_in为led_out，否则输出信号为原值。sys_rst_n具有复位清零功能。

二 电路

开发板：

            使用fpga开发板上key按键与led灯。

原理图：

           key按键按下输出低电平。

           led灯低电平控制下处于点亮状态。

三 信号

框图

波形图（简易，仅展示原理）：

四 代码

module flip_flop
(

  input wire sys_clk,
  input wire sys_rst_n,
  input wire key_in,

  onput reg led_out
);

always@(posedge sys_clk)
  if(sys_rst_n==1'b0)    //同步复位。
     led_out<=1'b0;      //赋初值。
  else 
     led_out<=key_in;

endmodule