全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

目录

一、设计需求

二、设计工具及版本

三、设计原理及结构方案

四、电路设计描述

1. 32位D触发器

2. 32位多路选择器

3. 32位减法器

4. 32位求余电路

5. GCDOUT信号产生电路

6. DONE_L信号产生电路

五、仿真激励设计方案及电路仿真结构

六、设计总结

---

当前，FPGA设计在很多场合得到了广泛的应用，如集成电路设计、SoC开发等领域。常规的设计方法采用硬件描述语言或高级综合的方式对功能进行描述，优点是设计周期较短，便于调试，然而难以满足对性能要求较高的场合。因此，笔者尝试采用纯硬件电路的方式，针对基本的数学运算进行设计。本文为采用硬件电路实现最大公约数的求取算法。

一、设计需求

已知最大公约数的求取算法如下：A,B为非零正整数，A-B=C，C也是非零正整数，则A,B的最大公约数等于B,C的最大公约数。按照全定制FPGA的设计思路，不使用硬件描述语言或高级综合，直接设计实现该算法的硬件电路。（字长：32_bit）

二、设计工具及版本

Quartus II 8.1

三、设计原理及结构方案