（52）多路时钟复用FPGA如何约束一（片外时钟复用约束）

1.1 多路时钟复用FPGA如何约束一（片外时钟复用约束）

1.1.1 本节目录

1）本节目录；

2）本节引言；

3）FPGA简介；

4）多路时钟复用FPGA如何约束一（片外时钟复用约束）；

5）结束语。

1.1.2 本节引言

“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。

1.1.3 FPGA简介

FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA设计不是简单的芯片研究，主要是利用