【备考2024年11月份软考系统架构设计师】【第一章节】计算机组成与体系结构章节（3-5分左右）

计算机组成与体系结构章节（整个章节3-5分左右）

计算机组成与体系结构章节重点内容为存储系统、总线、流水线等，其它内容了解即可。

内容提要

重点了解存储系统内容，考试涉及较多，考察频率高一些。其他作为了解。

流水线计算问题，掌握公式。

1、计算机组成结构

2、CPU组成部分（考察频率并不高，做到区分识别就可以了）

CPU即整个计算机中核心的部分，中央处理单元的简称，控制整个计算机系统的运行，并且可以执行计算机基本功能（运算）。

2.1 运算器

• 算术逻辑单元ALU：数据的算术运算和逻辑运算（如1+1+1， 1<2）
• 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用来暂存数据（如计算1+1+1，先算得1+1=2，再算2+1.这里的2就暂存在AC中）
• 数据缓冲寄存器DR：写内存时，暂存指令或数据（即结果数据与内存交互时）
• 状态条件寄存器PSW：存状态标志与控制标志（有一定争议，也有将其归为控制器的）

2.2控制器

• 程序计数器PC：存储下一条要执行指令的地址
• 指令寄存器IR：存储即将执行的指令
• 指令译码器ID：对指令中的操作码字段进行分析解释
• 时序部件：控制时序控制信号

示例题：

计算机执行程序时，在一个指令周期的过程中，为了能够从内存中都指令码，首先是将（）的内容送到地址总线上。

A 程序计数器PC B 指令寄存器IR C 状态寄存器SR D 通用寄存器GR

首先题上是地址总线，即是需要获取指令地址的。而程序计数器PC就是存储下一条要执行指令的地址的，符合题意。

3.冯诺依曼结构和哈佛结构（会区分就行）

3.1冯诺依曼结构

冯诺依曼结构也成为普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。

特点：

• 一般用于PC处理器，如I3，I5，I7处理器
• 指令与数据存储器合并在一起。即指令和数据在一块存储着
• 指令与数据都通过相同的数据总线传输。即2条，一条地址总线，一条数据总线

3.2哈佛结构

哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址，独立访问。

特点：

• 一般用于嵌入式系统处理器（DSP）数字信号处理器（DSP，Digital Signal Processing）
• 指令与数据分开存储，可以并行读取，有较高数据的吞吐率
• 有4条总线：指令和数据的分别的数据总线和地址总线

3.3 嵌入式-芯片（了解一下）

	定义	简称	特点	类比
DSP	DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法	数字信号处理器	适合数字信号处理运算，实时快速的实现各种数字信号处理算法	做数学运算的“大脑”
SoC	System on Chip，简称Soc，即片上系统。从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广义角度讲，SoC是一个微小型系统，如果说中央处理器（CPU）是大脑，那么SoC就是包括大脑、心脏、眼睛和手的系统	片上系统	信息系统核心的芯片集成。微小型系统	包括大脑、心脏、眼睛和手等、完成某个功能的系统
MPU	微机中的中央处理器（CPU）成为微处理器（MPU），是构成微机的核心部件，也可以说是微机的心脏。它起到控制整个微型计算机工作的作用，产生控制信号对相应的部件进行控制，并执行相应的操作。	微处理器	微型机的核心部件，起到控制作用	缩小版“大脑”
MCU	微控制单元（Microcontroller Unit；MCU），又称单片微型计算机（Single Chip Microcomputer）或单片机，是把中央处理器（CPU）的频率和规格做适当缩减，并将内存（memory），计数器（Timer）、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制	单片微型计算机或单片机	芯片级计算机。对处理器做适当缩减，并将内存、计数器等周边接口整合在单一芯片上，可以为不同的应用场合做不同控制组合	缩小版“人”

3.4 例题

3.4.1 目前处理器市场中存在CPU和DSP两种类型处理器，分别用于不同场景，这两种处理器具有不同的体系结构，DSP采用（）。

A 冯诺依曼结构 B哈佛结构 C FPGA结构 D 与GPU结构相同

DSP为数字信号处理器，是哈佛结构。 FPGA不是一种体系结构

4.存储系统内容（本章重点）

4.1 层次化存储结构

从外存到内存越接近CPU，容量越来越小，速度越来越快，成本越来越高。

示例题：

计算机采用分级存储体系的主要目的是为了（D）

A 解决主存容量不足的问题 B提高存储器读写可靠性 C提高外设访问效率 D解决存储的容量、价格和速度之间的矛盾

4.2 Cache

CaChe即CPU和主存之间的高速缓存

• Cache的功能：提高CPU数据输入输出的速率，突破冯诺依曼瓶颈，即CPU与存储系统间数据传送带宽限制

• 在计算机的存储系统体系中，Cache是访问速度最快的层次。CPU不属于存储系统

• Cache对程序员来说是透明的。Cache是硬件，程序员不可进行操作。

• 使用Cache改善系统性能的依据是程序的局部原理性。

  • 时间局部性

    指程序中的某条指令一旦执行，不久以后该指令可能再次执行，典型原因是由于程序中存在着大量的循环操作。这样会减少访问主存的次数，提高效率

  • 空间局部性

    指一旦程序访问了某个存储单元，不久以后，其附近的存储