2440 FCLK, HCLK, and PCLK

s3c2440有两个pll（phase locked loop，锁相环，在高频中学过，可以实现倍频，s3c2440的高频就是由此电路产生的）。其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2440的cpu主频为533MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHB bus peripherals供给时钟信号，AHB为advanced high-performance bus）、Pclk（为APB bus peripherals供给时钟信号，APB为advanced peripherals bus）。AHB和APB这两种总线所连的外设是有区别的。AHB总线连接高速外设，低速外设则通过APB总线互连。

显然，对不同总线上的外设，应该使用不同的时钟信号，AHB总线对应Hclk，APB总线对应Pclk。那么事先就应该弄清楚.