[A-VI] 电路基本元件II

窃以为，理解PN结可能是能更易理解MOSFET，BJT等基本元件的基础，以外加电场会如何影响PN结（变宽还是变窄）来分析元件的导电特性。理解电路基本元件是理解电路的基础。读《电子技术基础 –模拟篇》—康华光，再忽略对部分细节的疑问来获取这些基础是个选择。

1 FET

FET有两种主要类型:MOSFET和JFET。

(1) MOSFET

MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor，金属-氧化物-半导体场效应管）是一种利用电场效应来控制其电流大小的半导体器件。它有四种类型，选其中一种（增强N型MOS管记为NMOS-E）进行分析。一叶知秋。

NMOSFET和PMOSFET管栅极开启电压是正电压还是负电压问题：N(P)型感生沟道 -- >N(P)型感生沟道需要电子（空穴） -->需加正（负）电压。 NMOSFET和PMOSFET管电流流向问题：NMOSFET（PMOSFET）源极与P（N）型衬底相连，P（N）型衬底为电压参考点。NMOSFET要求Vgs > 0 -->Vds > 0（电阻区时：Vgd = Vgs - Vds >= Vt > 0， Vgs >= Vt，若Vds < 0则NMOSFET无饱和区），电流从漏极流向源极；PMOSFET要求Vgs < 0 --> Vds < 0(电阻区时：Vgd = Vgs - Vds <= Vt < 0， Vgs <= Vt < 0，若Vds > 0则PMOSFET无饱和区)，电流从源极流向漏极。[2014.11.11-补]

[1] NMOS-E结构

Figure1.  NMOS-E结构

N⁺及二氧化硅绝缘层下，底线上都是P型衬底。

[2] 原本存在的耗尽层

耗尽层是由于P、N型半导体扩散形成的PN结。Figure 1中包围N⁺的线条即为耗尽层。

[3] NMOS-E内部的连接关系

源极s和P型衬底已连接。对照Figure 1想象。

[4] V_gs导致的耗尽层

柵源电压V_gs即为栅极与P型衬底之间的电压。栅极（铝层）和P型衬底硅片相当于以二氧化硅为介质的平板电容器，V_gs大于0时，介质中便产生由栅极指向P型衬底的电场。这个电场吸收电子到栅极周围，靠近栅极的区域开始带负电。由于自由电子向栅极移动，靠近栅极带负电区域A的区域B的空穴浓度偏大。两临近区域分别表现为电子浓度偏大和空穴浓度偏大时便会发生扩散，A区域的自由电子扩散到B区域中填补到含有三价的共价键上时整个共价键显负电性，B区域中的空穴移动到A区域中时共价键局部显正电性，这两种电性只在A，B区域交界处表现出来，Vgs形成的电场排斥空穴，A,B交界处的电场吸收空穴，内建电场与V_gs形成的电场造成动态平衡，A，B交界处形成耗尽层。图

Figure2. 耗尽层的形成

[5] 漏源通路

柵与P型衬底之间的耗尽层形成后，耗尽层包围圈内圈里是一些含杂质的半导体，同时存在自由电子和空穴（自由电子的浓度比空穴浓度大得多，N⁺为不能移动的原子），只要给这个半导体加一定电压这个半导体就能够导通。由V_gs触发柵与P型衬底之间形成耗尽层的同时也标志着漏源通路的形成，将漏源通路中连接两个N⁺区域的通道称为感生通道。

[6] 导通

柵与P型衬底的耗尽层需要V_gs触发，只要V_gs不存在后这个耗尽层便也不存在（同一种材料，常温下各种粒子的浓度会扩散均匀）。为和耗尽层成动态平衡之势以及保证能形成足够长（足够高的感生沟道），产生这样一个耗尽层的触发电压有一个最小值V_T。当V_gs > V_T时，漏源通路形成。

为确保V_gs为正值并进一步使V_gs > V_T就选P型衬底极为参考电压端。那么当V_ds > 0时，漏源两极导通，回路中产生电流。如图Figure 4

Figure3. V_gs > V_T且V_ds > 0时NMOS-E导通

[7] NMOS-E工作区

Figure 4中漏柵极的N型沟道变窄是因为在图示通路中V_gd = V_gs – V_ds，V_ds让V_gd的值比V_gs小，故而所产生的感生沟道的高度没有柵源高。随着V_ds的增大，V_gd的值会越来越小，如果V_gd的值小到V_T，那么柵漏间的感生通道高度将趋近0，随着V_ds的继续增大，感生通道高度趋近于0向源极蔓延，不过只要有耗尽层的存在，N⁺区的电子还可以从耗尽层通过，所以电流不会明显变小。将使V_gd电压小于等于V_T的V_ds区域称为NMOS-E的饱和区– 电流不会在增大。

V_gs < V_T时，无耗尽层无感生通道产生，此时漏源相当于开路，不管Vds电压如何都不会有电流。这个区域称为NMOS-E的截止区。

V_gs > V_T且V_gd >V_T时，漏源存在通路且漏源通路阻止很小，只要Vds有少许增大或减小就能够使电流发生比较明显的变化。将这个区域称之为NMOS-E的电阻区。

NMOS-E工作区可用下图形象表示：

Figure4. NMOS-E输出特性

[8] 总结

其它类型MOSFET

首先了解其它MOSFET内部结构，然后忽略细节再结合PN结的基础即可分析到其输出特性这个阶段。

遇含MOSFET的电路

有了对MOSFET特性的掌握，其余就是电路分析方法（KVL……）的事情了。

(2) JFET

在NMOS-E中分析过外部电场对PN结（在PN结中也有）与的关系后，这里不再笔记分析。

[1] N-JFET结构

Figure5. N-JFET结构

N型半导体本身导电，漏（d）源（s）之间本身就有通路，V_ds不为0时N-JFET导通。

[2] 原理

外加电场对PN结的宽度的影响

耗尽层（PN结）在反向电压下会加宽。当V_ds = 0（N型半导体不存在电位梯度）时，V_gs< 0时会使两个PN结都反偏，在V_gs绝对值小于PN结反向击穿电压前，两个PN结会随着V_gs的减小而加宽。

Figure6. V_gs控制PN结的宽度

如此，可以用V_gs的值来控制N型半导体导电的宽度，从而控制漏源回路上的电流i_ds。

电位梯度

当V_gs不为0如V_gs > 0时，从源极到漏极的每一个位置上电压值不同，这就是电位梯度。电位梯度的存在导致使PN结各位置上的反偏电压值不同，这就使PN结不同位置的宽度不同。在V_gs > 0的情况下，PN结靠近漏极的位置的宽度要更宽，靠近源极的PN结比较窄，当V_gs值比较大的时候，这种现象会更明显。

Figure7. 电位梯度造成PN结上的反偏电压不同

其实电位梯度很小，但这个很小的值对于PN结来说已经足够大。这说明PN结对反偏电压还是挺敏感的。

N-JFET工作区域

以V_ds > 0来分析V_ds和V_gs对电流的影响。

V_gs = 0时，在V_ds从0开始增加时，由于N型半导体内自有电子的浓度较高， V_ds的少许增量就能够引起电流i_ds较大的变化。随着V_ds的继续增大，源极与漏极的电位梯度渐大，于是靠近漏极的PN结将加宽（如图Figure 7），直至左右两个PN结重叠并向源极蔓延。

Figure8. 电位梯度使PN结宽度增加

当耗尽层重叠后，整个N-JFET阻止增加，增大的V_ds基本都分布在重叠的耗尽层上，故而V_ds在增加时，电流i_ds无显著增大的变化。

V_gs 不= 0且较小时，V_ds从0开始增大时的起点电流要比V_gs= 0时要低（N型半导体导通的宽度减小），随着V_ds的增加，电位梯度使得左右PN结重叠而使电流再无显著变化。

V_gs 不= 0且较大使左右PN结在无电位梯度就重叠时，V_ds主要分布在重叠的PN结上，几乎无电流通过重叠的PN结。

Figure9. 漏源电流与V _gs、V _ds的关系

[3] 总结

回头再瞧一眼PN结接反向电压部分有助于理解N-JFET。

2 BJT

(1) 原材料

BJT的原材料为硅或者锗。

(2) BJT处于放大状态的结论

无论是NPN还是PNP，必须给发射结加正向偏置电压（与PN结电场方向相反的电势），集电结加反向偏置电压。

(3) 结构特点

基区很薄（微米数量级），且参杂浓度很低；发射区和集电区是同类型的杂质半导体，发射区比集电区参杂浓度高得多，集电区的参杂浓度比基区高，集电区的面积比发射区的面积大，BJT不是电对称元件。（不要看Figure 10中各区都似差不多宽）

以PNP BJT为对象分析，一叶知秋，一管知另一管。

Figure10. PNP BJT结构及其每部分名称

(4) 无外加电压时BJT内的动态平衡

BJT內无外加电压时，各个区之间由内建电场的作用和扩散作用建立动态平衡。

(5) PNP BJT处放大状态下的导电情况

此部分内容属个人刷牙时的猜测，若有读者请慎之。

发射结正偏即当要求V_eb > 0且V_eb的值大于等于能使PN结消失的电压V时可满足PN结正偏的要求。此时：

[1]发射区、基区是两块参杂浓度不同的半导体，但不管浓度如何都可导电，电流从基极流出从发射极流入，忽略电流的大小。

[2]由于发射区的参杂浓度较基区来说很高，所以发射区中的空穴浓度很高，从扩散的角度来说就能使基区的共价键脱离电子到发射区以使基区有更多的空穴存在。由于基区很薄，靠近集电区部分的基区也将失去电子而形成空穴。

集电结反偏即基区的电势高于集电区的电势。V_bc > 0可满足这个条件。

[1]集电结被反偏偏置其宽度会变宽即基区中正离子和集电区负离子宽度都变宽。

[2]变宽的PN结将重新和扩散作用建立动态平衡，基区的正离子会吸收集电区中的电子使集电区中出现空穴，这就形成流出集电极的电流。被吸引到基区的电子被发射区的高电位吸引而向发射极定向移动。

由此，在PNP BJT发射结正向偏置、集电结反向偏置的条件下，电流由发射极流入，分别从基极和集电极流出形成动态回路。即有i_e = i_b+ i_c。

Figure11. PNP BJT符号及电流走向

为满足制造BJT的设计参数，对于一个已经被制造的晶体管，i_c为i_b的A倍。U_be这个电压值也被确定（硅管约为0.3V，锗管约为0.7V）。有了这个关系，在BJT放大状态下，通过控制i_b的大小从而控制i_c的大小。

(6) BJT的其它状态

BJT工作在放大区时，i_c =A * i_b，i_b若作为输入，i_b就被线性放大。

BJT的两个PN结都被正偏偏置时，这两个PN结为并联关系，由于PN结的阻值很小，i_b值固定时，只要U_ce的值稍作增加，集电极的电流就会迅速增大。

BJT的两个PN结都被反向偏置时，BJT各极无电流通过。

Figure12. BJT PN结上电压偏置状况对应的输出曲线

3 普通两极管

(1) 结构

Figure13. 二极管结构

二极管的特性主要来自PN结。

(2) 特性

Figure14. 硅材料二极管

Figure15. 锗材料二极管

看Figure 14、15图能描述出二极管的工作过程则表示对PN结已有一定根基（个人看法，若有读者慎之）。

(3) 特殊二极管

一普通知特殊。遇时查书。

4 应用

(1) MOSFET

MOSFET制造工艺成熟使其体积可以做得很小（非天然物体），从而可以制造高密度的超大规模集成电路（VLSI）和大容量的可编程器件或存储器。

(2) BJT

BJT是放大电路的重要组成之一。

(3 二极管

面接触型两极管的PN结面积大，可承受较大电流，极间电容也大。这类器件适合于整流，不适用于高频电路。点接触型二极管的PN结点击很小，极间电容很小，适用于高频电路和数字电路。

[2014.11.5--20:32]

R《ETF》Note Over.