使用makefile编译c程序

一、Makefile的规则 

Makefile的规则如下： 
target ... : prerequisites ... 
command 
这里的command是指生成或是处理target随执行的命令;prerequisites指的是生成target所需要依赖的文件.
二、一个示例 
自行编写了2个C文件(get_max.c,fn_max.c),我们为了完成前面所述的那三个规则，我们的Makefile应该是下

面的这个样子的。 
SHELL = /usr/bin/ksh
LINK.c = cc
get_max:get_max.o fn_max.o
<tab>cc -o get_max get_max.o fn_max.o
get_max.o:get_max.c
<tab>cc -c get_max.c
fn_max.o:fn_max.c
<tab>cc -c fn_max.c
clean:
<tab>rm get_max.o fn_max.o

我们可以把这个内容保存在文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”

就可以生成执行文件get_max.。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下

“make clean”就可以了。 
三、makefile中使用变量 
比如，我们声明一个变量，叫objects,在makefile一开始就这样定义： 
objects=get_max.o fn_max.o
于是，我们就可以很方便地在我们的makefile中以“$(objects)”的方式来使用这个变量了，于是我们的改良版

makefile就变成下面这个样子：

SHELL = /usr/bin/ksh
LINK.c = cc

objects=get_max.o fn_max.o
get_max:${objects}
<tab>cc -g -o get_max ${objects}
fn_max.o:fn_max.c
<tab>cc -c fn_max.c
clean:
<tab>rm ${objects}
于是如果有新的 .o 文件加入，我们只需简单地修改一下 objects 变量就可以了。