ADC和DAC的接地（作者：James M. Bryant, Analog Devices 译者：dhdahai）

大多数的ADC都有模拟地（AGnd）和数字地（DGnd）引脚，但是太多的工程师和datasheet作者都不确定该怎么进行连接。

这篇文章考虑了这些引脚电流流动的本质，内部及外部噪声对于精确数据转换的影响，不同的接地，去耦和大多数情况下使转换器工作在最好状态的建议及证明。

数据转换器（ADCs和DACs）

是精确，敏感的器件，它的模拟接口易受噪声影响（这篇文章的大部分建议是对于ADCs和DACs）。

混合信号系统（同时拥有模拟和数字处理的系统）

经常有分离的模拟地和数字地，将易受噪声影响的模拟信号与通常产生噪声的数字地隔离开来。

数据转换器——也就是模拟到数字的转换器（ADCs）和数字到模拟的转换器（DACs）——是精确且易受噪声影响的敏感器件。除非另外说明，本文中的所有建议适用于ADCs和DACs。在应用数据转换器的系统中，一个普遍的问题是如何接地使模拟信号状态最好。

包括模拟信号和数字信号处理的混合信号系统通常有分离的数字地和模拟地，来避免数字部分的噪声耦合到敏感的模拟信号上。对这些地进行单点汇合，有时称作星形点（star point），汇合点通常邻近电源。

ADCs和DACs

通常有分离的模拟地引脚和数字地引脚（分别标作AGND和DGND）。它们应该连在一起并接到系统的模拟地，，尽管datasheet有其它建议。

ADCs和DACs通常有分离的模拟地引脚和数字地引脚，分别标作AGND（或模拟地）和DGND（或数字地），并且datasheet通常建议这两种引脚应该在器件外连在一块。这引起一个问题——然后怎么将它们连到系统的模拟和数字地，而不引起地环路。

解决办法很简单——不要这样做！它们应该都连到系统模拟地。

尽管datasheet建议它们应该分别连到系统的模拟地和数字地，但通常更好的做法是忽略这个建议，将它们连在一块再接到系统的模拟地。

一个哲学问题！

AGND和DGND应该都连到系统模拟地平面。描述为DGND的引脚并不意味着它应该连到系统数字地。

这当然引起一个问题，为什么一个指定为数字地的引脚应该接到系统的模拟地。

这就是哲学家所说的“范畴错误”（category mistake）。简单地说，当我们假设同样的文字在不同上下文中表示同样的意思时，我们就犯了一个范畴错误。这个引脚不是因为接到系统数字地而称为数字地引脚，而是这个引脚有转换器的数字电路的地电流流过。

回顾转换器，制造商很可能对这些引脚用了不同的名字来避免混淆，但几十年后的今天再改已经太晚了。

为什么不用一个引脚？

在大电流或高频情况下，引线的阻抗不允许用一个地引脚。低电流或低频转换器经常只有一个引脚。

如果整个转换器只有一个地引脚不会有问题，但粘合线（bond-wire）和封装引脚的阻抗相当大，由数字部分电流流过公共地引脚引起的电压足以使转换器的模拟信号状态变差。实际上在高频转换器中有几个模拟地引脚和几个数字地引脚并行连接，来减小引脚阻抗的影响。

为什么必须将它们在芯片外连接？

X点的地噪声通过寄生电容影响转换器的模拟电路。可以通过减小DGND，AGND和系统模拟地之间的阻抗来减小此噪声。

数字电路的噪声可以通过寄生电容耦合到转换器的模拟部分。如果框图中的X点的噪声电压可以尽可能减小，那耦合地噪声也会减小。

这可以通过直接将数字地接到系统模拟地来完成。如果DGND接到系统数字地或通过一个电阻或电感接到系统模拟地，X点相对于转换器的模拟电路的噪声电压会增加——对干扰也是一样。

电源去藕

转换器的数字部分供电必须用一个低感电容用尽可能低阻抗的引线去耦到DGND引脚。数字VDD可以取自系统模拟或数字电源，但是在这两种情况下都应该用一个小阻性器件隔离。

 

为了减小模拟系统中的数字电流，转换器的数字供电脚必须接一低感电容到DGND引脚进行去耦。电容必须尽可能靠近这两个管脚，以减小引脚电感（lead and PC track inductance不知怎么翻）。这确实很重要——AD9040 模数转换仅当它的电源去耦电容距器件引脚小于 2.5mm 时工作正常，否则可能出现错码。许多其他的高频转换器也一样。

转换器的数字电路如果有单独的供电引脚，只要不会引起上电顺序的问题，可以从数字或模拟系统取电。无论哪种情况，用一个小的阻性元件（磁珠或小电阻）进行隔离是明智的做法。如果模拟系统供电这样做可以减小来自转换器供电的干扰，如果数字系统供电这样处理可以使得供电噪声隔离在去藕电容之外。

地回流

在模拟和数字系统地之间的唯一电流是数字接口的回流。

通过适当的去藕，在系统模拟和数字地之间唯一的数字电流是转换器逻辑接口的回流。它应该尽可能地降低。

这样做的唯一的信号问题是由于模拟和数字地上的共模噪声引起的抗干扰能力下降。因为数字部分有几百甚至上千毫伏的抗干扰能力，所以这点抗干扰能力的丧失不太可能影响系统工作。

小心总线！

绝不要将主要的数据线直接连接到ADC或DAC。这是噪声的来源并且大部分ADC不能驱动负载。

绝不要用ADC的并口直接驱动数据线，这很重要——数字电流很可能太大。除了我们提到过的地回流问题，大的转换器输出电流增加了它的损耗——这有可能由于热效应影响其准确性。

DAC也会受这种接法的影响——总线噪声会使得它们的模拟输出变差。

缓冲器

在数据线和转换器之间放一个缓冲器，尽管转换器有内部的缓冲器。它可以降低噪声。通过降低功耗提高ADC的精度。

在转换器和数据总线之间差不多总是有一个缓冲器。这个缓冲器应该接到系统数字地。转换器内部的缓冲器没有足够的扇出并且也提供了足够的信号隔离——因此尽管转换器内部有缓冲器，通常也会应用外部缓冲器。

一种例外情况就是数据线仅在正常系统操作时才会获得转换器数据。大多数的串口和一些并口都属这种情况。在上电过程中，转换器还没工作，这个总线可能也被用来从ROM中下载代码或者其它类似工作，假设加载过程依赖其它总线器件，并且正常工作时不需要转换器输出太大驱动电流。

慢下来（如果你可以）

转换器的数字接口的快速数字信号沿是一个噪声源。用RC网络减慢它们可以降低噪声。但是系统时序可能不允许这样做——注意。

通过减慢转换器输入和输出的数字信号的边沿有时可以降低噪声。可以用阻容网络实现。

但这也会造成传播延迟并可能引起系统时序问题。这有用，但必须小心处理，仔细分析可能的不好的影响。

采样时钟

为了减小相位噪声（jitter），它可能会破坏采样数据，采样时钟振荡器应该接到系统模拟地。

采样和时钟重建（reconstruction clocks ）的相位噪声可能会破坏采样数据。这实际上是这个系列文章的一个单独的题目。

减小相位噪声的一种方法是将采样时钟生成器的地接到系统模拟地，以让转换器和时钟有公共地，地之间的共模噪声不会相位调制到时钟信号上。

几乎通用的接地方案

如果一个转换器不包括处理器，或者消耗电流小于30mA，应该采用这种方案。如果data

Sheet有其它建议，它很可能是错误的。甚至MicroConverter也应该用这种接地方式。

对于大多数转换器来说这真的是最好的接地方式。

模拟器件MicroConverter由一个或多个ADC，一个DAC和8052微控制器来控制转换器。尽管包含一个完整的微控制器，这个器件仅消耗很少的电流，因此它的AGND和DGND最好接到系统模拟地。

带有编解码器的大型DSP器件是个例外

这些器件在DGND上有很高（>100mA）的瞬变电流，通常在设计上对DGND和模拟电路进行了很好的噪声隔离——它们应该有单独的DGND和AGND，除非datasheet有其它说明。

目前发现的模拟器件中唯一的例外是大型的带有编解码器的DSP处理器。在这些器件的DGND引脚上的瞬间电流可以达到几百mA，并且在设计上也避免这些引脚上的噪声引到模拟电路部分。最好将它们的AGND引脚接到系统模拟地，DGND引脚到系统数字地，除非它们的设计者有其它建议。

具有锁相环的DSP处理器有时也会有一个AGND引脚。作为时钟倍频PLL供电的去藕引脚，这些引脚应该接到系统数字地。

总结

如果拿不准——将AGND和DGND连起来再接到系统模拟地。

对转换器的通常做法是将AGND和DGND连起来再接到系统模拟地。

 

原文有图片，不知如何上传，见谅。如若转载请注明出处，谢谢合作！