需要了解总线结构。
由于是小白,只好广泛地学习一下。
先上点没有用的,纯为了挑起兴趣。
【fpga 硬件设计DMA,很厉害的样子~~】基于Xilinx PCI Express Core的高速DMA读写设计
http://www.21ic.com/app/control/201404/294055.htm
--------------------------------------------------------- 分割线 ----------------------------------------------------------------------------------
干货来了~~
1.官方资料:
AN2548 应用笔记 是讲stm32f101/103 DMA的。
《 STM32F10x 产品架构的效率》详细介绍了架构(平行傳輸內部匯流排週期佔用情況)。
汇流排 参见我的文章《汇流排 == 总线》http://write.blog.csdn.net/postedit
图2中,绿色部分是DMA,蓝色部分是CPU
主控制器有两个:CPU,DMA。
cpu有两条AHB(Dbus,System bus)。DMA有一条AHB(DMA bus)
由图可知,“多层结构允许两个主设备并发执行数据传输,只要他们寻址到不同的设备。”(《AN2548 应用笔记 》)
”DMA和CPU只是在需要通过一个给定的从总线进行数据访问时才会产生竞争。“
总线挪用 vs 突发模式。参考手册里只在以太网中发现突发模式。
”推荐DMA总线使用保持在2/3以下。“
多路型DMA: