高频头设置原理

(1)术语 

高频信号的处理流程:高频调谐器把从天线接收的电信号中选出所需频道的高频电视信号,经放大、混频,获得中频电视信号PIF、SIF。可见高频头选型直接决定中频。

前置中放:补偿声表面波滤波器的插入损耗,也叫预中放。

声表面滤波器(SAW):为了节省频带,高频电视信号采用残留边带方式传送。接收端中频信道的幅频特性须与之相适应,这一特殊要求的幅频特性要依靠SAW来实现。

(2)高频头的内部原理图及程序有关参数

                                                              高频头设置原理_第1张图片                                                

       现在以XF-5A的实际参数设置来解释高频头的访问。程序如下:
#elif (TUNER_TYPE==TUNER_XF_5A)
#define TN_IF_I2C_ADDR                         0x86 //中放地址,默认为MAD1,0X86
#define TN_PROG_I2C_ADDR                 0xC0 //高频头地址,默认为MA1=MA0=0.
#define TN_SWITCHING_SUBADDR      0x00 //交换模式的子地址
#define TN_ADJUST_SUBADDR             0x01 //调整模式的子地址
#define TN_DATA_SUBADDR                  0x02 //数据模式的子地址

//tv system format

#define SwitchDataPAL                        0xD6
#define AdjustDataPAL                        0x70 //PAL制式的交换字节数据和调整字节数据
#define SwitchDataSECAM                 0x46   
#define AdjustDataSECAM                  0x70 //SECAM制式的交换字节数据和调整字节数据 
#define SwitchDataNTSC                    0xD6     
#define AdjustDataNTSC                    0x70 //NTSC制式的交换字节数据和调整字节数据


// sound control byte
#define SoundPALI                              0x0A
#define SoundPALDK                         0x0B
#define SoundPALBG                         0x09
#define SoundPALM                           0x0C
#define SoundNTSC                          0x08
#define SoundSECAML                     0x4f  //为中放的数据模式字节数据。

// Band Switching Byte
#define TN_CTL_BYTE                     0xC0 //高频头的控制字节数据,一般按默认值
#define TN_LOW_BAND                   0x01
#define TN_MID_BAND                     0x02
#define TN_HIGH_BAND                  0x08 //BANDWIDEH控制字,调节高频头的收频开关

#define TN_FREQ_SS                       50  //设置基频,由NREF=1000K/50K=20决定。
#define TN_FREQ_IF                        38 //高频头的中频

#define STEP_100K                           2 //2*50 = 100
#define STEP_200K                           4 //4*50 =200
#define STEP_500K                          10 //10*50 =500
#define STEPS_1M                            20 //20*50=1000


// TDA9886 Read Mode
#define TN_READ_AFCWIN               _BIT7
#define TN_READ_VIFL                      _BIT6
#define TN_READ_FMIFL                   _BIT5
#define TN_READ_AFC4                    _BIT4
#define TN_READ_AFC3                    _BIT3
#define TN_READ_AFC2                    _BIT2
#define TN_READ_AFC1                    _BIT1
#define TN_READ_PONR                   _BIT0

#define TN_READ_AFC    (TN_READ_AFC1 | TN_READ_AFC2 | TN_READ_AFC3 | TN_READ_AFC4)  自动频率控制的寄存器值域

(3)高频头寄存器说明

                                高频头设置原理_第2张图片

A,TN_PROG_I2C_ADDR是高频头的I2C访问地址,程序中为写地址0XC0,读地址是0XC1,读还是写由最低位决定。其具体地址值是可变的,如下图:AS脚空接,显然MA1=0,M01=0,所以此时的Address byte为0XC0。

                                          高频头设置原理_第3张图片 

B,Programmable divider settings (Program divider byte 1 and 2),如上共有15个位值,组合起来按照幂指和就是一个整数,即为其变化的分频比N。TV mode: fOSC  = {fRF(pc) + fIF(pc)}=本振,以MHZ为单位。例如:fOSC [TV]    = f[RF] +38.90。fOSC [TV]是TV的本振,f[RF]是高频头接收频率,38.90是PAL D/K系统的中频(intermediate frequency)。写入分频比,公式为:本振频率(M)=本振分频比×STEP(K),则本振分频比=本振频率(M)/STEP(K)=本振频率*1000k/SETP(K)=本振频率×1000/SETP=真实频率×1000/STEP+中频X1000/STEP。
C,对于步长的设置([TV] Step size)要参照RSA和RSB的设置来取,这个可以根据具体情况来处理,如下:
                                                          高频头设置原理_第4张图片              

假设这时设RSA=RSB=1,则Step size = 62.5 kHz。则Nref = 1M/62.5K = 16.设接收外界频率fRF(pc) = 471.25 MHz, fIF(pc) = 38.90 MHz。则fOSC [TV] = 471.25 MHz + 38.90 MHz = 510.15 MHz,N = INT(510.15 * 16 )=8162=1FE2[H]。这个数即是写进n0到n14的值。

D,到控制字节Control byte,意义分别如下:(Charge pump)CP = 1, 30μA ,CP = 0, 10μA。T2T1T0属于操作模式,T2 = T1 = T0 = 0 ,为正常操作模式。OS是调谐放大器的开关控制位(tuning amplifier control bit),OS = 0, for normal operation; tuning voltage is ON;OS = 1, for switching the charge pump to the high impedance state; tuning voltage is OFF。

E,对于带宽控制切换字节Band switch byte,如下:

                                            高频头设置原理_第5张图片

分别设置一些值来起到切换高频头中低高频波段的作用。

(4)对高频头的读操作

                                            

LSB是1,表读操作。MA1和MA0标识地址。POR = Power on reset..(POR = 1 at power on);FL = In-lock flag; (FL =1: Loop is locked,FL=0:Loop is not locked );note 3 is low: if T2 T1 T0 = 001 and PLL is locked. is high then other conditions。

         A2, A1 and 01 = built-in 5-level A/D converter data. (see Table Digital AFC status),表如下:              

                                       高频头设置原理_第6张图片

你可能感兴趣的:(高频头设置原理)