【FPGA】第24页

易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤

易灵思EFINIXUSB下载器驱动安装详细步骤易灵思EFINX是优秀的国产FPGA公司之一，下面是下载器的驱动安装详细步骤。如果不会使用可以跟着步骤操作即可。

rui22·2023-12-05 09:46

安路Anlogic FPGA下载器的驱动安装教程

安路FPGA下载器驱动安装教程安路FPGA下载器：EN-ALC10,是一款高性能FPGA下载线（编程器），支持安路的开发软件TDS和全系列FPGA芯片下载编程，支持全速USB2.0与电脑进行数据通信，通过

rui22·2023-12-05 09:09

【【FPGA 之 MicroBlaze 自定义IP核之呼吸灯实验】】

FPGA之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于

ZxsLoves·2023-12-04 19:21

FPGA学习笔记【封装自定义IP核】

AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与FPGA

内鬼·2023-12-04 19:19

【软件分享】脱离Vivado建立单独仿真环境软件

原创网络交换FPGA,网址：https://www.eet-china.com/mp/a251158.html在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦

喵喵苗·2023-12-04 16:14

【Altera】Cyclone10 FPGA DDR3使用

DDRIP核配置调试及遇到的问题读写仲裁时序问题1.拉高read后，wait一直没反应问题2.DDR校正不过的一个可能性延伸学习开发板Intel官方提供c10的开发套件：Intel®Cyclone®10GXFPGADevelopmentKit

神仙约架·2023-12-04 15:14

fpga-mif文件生成

要存储断电保存的数据时，就涉及到ROM数据存储，在fpga中，涉及到的相关格式有*.hex，*.mif，*.coe。

ethanismyname·2023-12-04 15:14

分享几个电视颜色测试图形卡

介绍本文分享几个常见的电视颜色测试图形卡和一段matlab程序，完成JPG转FPGA烧写文件，便于把彩色图片预装载到FPGA内。电视颜色测试图形卡一种专业检测电视显示效果的工具。

神仙约架·2023-12-04 15:44

fpga rom 初始化文件的一些心得

目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题alteraFPGA的rom找不到初始化文件，编译过程会提示类似的问题Error(

神仙约架·2023-12-04 15:43

FPGA项目（9）——基于FPGA的交通灯设计

首先，简要阐述一下本次设计所实现的基本功能。系统输入两组时钟，一个是50M时钟，一个是1HZ时钟，另外，系统还有一个复位信号，一个拨码开关信号。输出两组LED灯，分别表示东西方向、南北方向的红绿灯。每组灯为6位宽，表示各个方向的红、黄、绿灯。示意图如下所示：要实现：东西方向红灯亮，南北方向绿灯亮，保持35S；东西方向红灯亮，南北方向黄灯亮，保持5S；东西方向绿灯亮，南北方向红灯亮，维持35S；东西

嵌入式小李·2023-12-04 14:20

oneApi实现并⾏排序算法

oneAPI的目标是提供一个统一的编程模型，使开发人员能够使用相同的代码在不同类型的硬件上进行并行计算，包括CPU、GPU、FPGA和其他加速器。

think-weige·2023-12-04 12:51

FPGA UltraScale GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTH全网最细解读UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核调用和使用数据对齐视频

9527华安·2023-12-04 09:14

【硬件学习之路】

而我的工作岗位是助理工程师，主要是学习绘制原理图，板上测试，FPGA代码的调试等。

HIHTMYATBA·2023-12-04 07:21

【开发工具】分享一下我PC上装的FPGA工程师开发工具

目录前言1.Xilinx2.Altera3.Efinix4.Lattice二、仿真工具三、科研工具四、辅助工具1.硬件开发2.软件开发3.效率工具总结有喜欢FPGA开发的同学可以关注我一下，这里会经常分享一些

神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-04 06:48

【BUG】ERROR Place 1115 Unroutable Placement

项目场景：使用XilinxFPGA时遇到下面的这个问题ERROR:Place:1115-UnroutablePlacement!

神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-04 06:44

股海海风·2023-12-04 05:03

linux tsn网络,openTSN

一、OpenTSN简介OpenTSN是基于FAST架构设计的TSN集成验证环境，主要设计目标包括：(1)基于FPGA实现支持802.1AS、802.1Qbv，802.1Qch，802.1Qci等TSN核心功能的交换机原型

项木咄·2023-12-04 00:54

Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记（一）

一.TSS(TimingSensitiveSwitch，时间敏感交换)模块总体介绍整个架构划分为五大部分逻辑：网络输入处理逻辑、网络输出处理逻辑、控制输入处理、控制输出处理以及内部处理逻辑。二.网络输入处理逻辑详解网络输入处理逻辑主要包括：NRX(网络接收)模块,FPA(帧解析)模块,IBI(输入缓存接口)模块这三部分。内部组成框图和代码RTL视图如下1.网络输入处理之NRX(NetworkRX，

汤圆好吃·2023-12-04 00:51

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

行业对算力的真实需求，也极大推动了芯片厂商的发展，矿机芯片经历了CPU、GPU、FPGA、ASIC等发展阶段。在PoW共识机制的大背景下，算力的付出为链的安全性提供保障。

链科天下·2023-12-03 10:36

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

使用DMA在FPGA中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与FPGA中的处理器上运行的嵌入式C之间传输数据的基本结构。

OpenFPGA·2023-12-03 05:52

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。

技术无限探索·2023-12-02 22:57

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

天城寺电子·2023-12-02 18:08

【三哥说技术】第一集从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍，课程包括硬件、嵌入式软件、app、云平台、FPGA

柔贝特三哥·2023-12-02 16:09

GoWin FPGA--- startup2

clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。右侧有对应的说明文件

Kent Gu·2023-12-02 09:25

【数字图像处理】边缘检测

本文主要介绍数字图像边缘检测的基本原理，并记录在紫光同创PGL22GFPGA平台的布署与实现过程。

洋洋Young·2023-12-02 09:55

FPGA纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持

FPGA纯verilog实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程

hexiaoyan827·2023-12-02 09:21

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（2）彩虹呼吸灯

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:

青山入墨雨如画·2023-12-02 09:51

FPGA时序分析与时序约束（一）

而FPGA内部也有着非常丰富的可配置的布线资源，能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCKRAM、DSP和接口模块等资源能够相互通信，完成所需功能。

STATEABC·2023-12-02 09:50

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧

青山入墨雨如画·2023-12-02 09:49

【解决win10 64位系统下ISE14.7闪退问题】

【解决win1064位系统下ISE14.7闪退问题】在FPGA开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。

星光璀抱·2023-12-02 01:19

【【FPGA中断的介绍附上上个MicroBlaze 代码的解析】】

FPGA中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器

ZxsLoves·2023-12-01 16:40

【【FPGA 之Micro Blaze的串口中断实验】】

FPGA之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候，通常会用到AXIUartliteIP核与外部设备通信。

ZxsLoves·2023-12-01 16:40

【【FPGA的 MicroBlaze 的介绍与使用】】

FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用

ZxsLoves·2023-12-01 16:30

FPGA串口接收解帧、并逐帧发送有效数据——1

FPGA串口接收解帧、并逐帧发送有效数据工程实现的功能：FPGA串口接收到串口调试助手发来的数据，将其数据解帧。

灵风_Brend·2023-12-01 13:37

FPGA架构和应用基础知识

FPGA代表现场可编程门阵列，它是一种半导体逻辑芯片，可编程成几乎任何类型的系统或数字电路，类似于PLD。PLD仅限于数百个门，但FPGA支持数千个门。

EDA365电子论坛·2023-12-01 13:07

AI时代FPGA厂商与FPGA工程师该如何转型？

在嵌入式系统研发领域，随着产品AI化升级进程，原先设计常规数字系统的FPGA硬件工程师和系统软件设计师们都不得不面临技术转型的问题。

喜欢打酱油的老鸟·2023-12-01 13:06

Achronix的FPGA技术可优化用于工业4.0及5.0的人工智能（WP027）

简介在过去三百年间，工业领域取得了长足的进步。机器设备最初于18世纪问世，主要以水和蒸汽为动力，并引发了18世纪末的工业革命（通常被称为工业1.0）。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作，但直到19世纪末，亨利·福特才设立了第一条电动流水线，形成了工业2.0的框架。自动化和计算机技术于1960年代末期开始崭露头角，并构成了工业3.0的雏形，为如今驱动着工业4.0的自动化、人工智能（A

电子科技圈·2023-12-01 13:35

Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet

中国上海，2023年8月——高性能FPGA芯片和嵌入式FPGAIP（eFPGAIP）领域内的先锋企业Achronix半导体公司日前宣布：为帮助用户利用先进的SpeedcoreeFPGAIP来构建先进的chiplet

电子科技圈·2023-12-01 13:35

FPGA芯片厂商

FPGA芯片厂商1）引言给FPGA一个支点，它可以撬动整个数字逻辑。

宁静致远future·2023-12-01 13:34

TCP解帧解码、并发送有效数据到FPGA

TCP解帧解码、并发送有效数据到FPGA工程的功能：使用TCP协议接收到网络调试助手发来的指令，将指令进行解帧，提取出帧头、有限数据、帧尾；再将有效数据发送到FPGA端的BRAM上，实现信息传递。

灵风_Brend·2023-12-01 13:02

Achronix推出基于FPGA的加速自动语音识别解决方案

提供超低延迟和极低错误率（WER）的实时流式语音转文本解决方案，可同时运行超过1000个并发语音流2023年11月——高性能FPGA芯片和嵌入式FPGA（eFPGAIP）领域的领先企业Achronix半导体公司日前自豪地宣布

电子科技圈·2023-12-01 13:30

Xilinx FPGA——ISE的UCF时序约束

时序约束是我们对FPGA设计的要求和期望，例如，我们希望FPGA设计可以工作在多快的时钟频率下等等。设计是要求系统中的每一个时钟都进行时序约束。

仲南音·2023-12-01 13:22

华为FPGA设计设计规范

华为FPGA设计设计规范前言本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。

数字积木·2023-12-01 11:13

vivado实现分析与收敛技巧1

IDR围绕复杂的时序收敛功能特性展示了一个简单的用户界面，对于大部分设计，它所达成的结果与FPGA专家不相上下。

cckkppll·2023-12-01 06:24

pcie dma 相关知识整理（xilinx平台）

DMA读过程1、驱动程序向操作系统申请一片物理连续的内存;2、主机向该地址写入数据；3、主机将这个内存的物理地址告诉FPGA；4、FPGA向主机发起读TLP请求—连续发出多个读请求；

zzyaoguai·2023-12-01 01:55

【FMC140】基于VITA57.4标准的双通道5.2GSPS（或单通道10.4GSPS）射频采样FMC+子卡模块

是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC标准，符合VITA57.1规范，该模块可以作为一个理想的IO单元耦合至FPGA

北京青翼科技·2023-11-30 19:10

【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块

该ADC与FPGA的主机接口通过8通道的高速串行GTX收发器进行互联。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测试设

北京青翼科技·2023-11-30 19:08

芯片及设计制造 - 小记

文章目录关于芯片制造材料芯片分类ASICASSPSoCFPGA可编程SoC或SoCFPGA微处理器（μP或MPU）微控制器（μC或MCU）芯片设计和制造过程：需求&方案架构设计架构验证形式验证/属性检查前端设计

伊织code·2023-11-30 08:55

推荐频道

【FPGA】

易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤

安路Anlogic FPGA下载器的驱动安装教程

【【FPGA 之 MicroBlaze 自定义IP核 之 呼吸灯实验】】

FPGA学习笔记【封装自定义IP核】

【软件分享】脱离Vivado建立单独仿真环境软件

【Altera】Cyclone10 FPGA DDR3使用

fpga-mif文件生成

分享几个电视颜色测试图形卡

fpga rom 初始化文件的一些心得

FPGA项目（9）——基于FPGA的交通灯设计

oneApi实现并⾏排序算法

FPGA UltraScale GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

【硬件学习之路】

【开发工具】分享一下我PC上装的FPGA工程师开发工具

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

【BUG】ERROR Place 1115 Unroutable Placement

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

富贵险中求：1月21日股票推荐

linux tsn网络,openTSN

Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记（一）

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

GoWin FPGA--- startup2

【数字图像处理】边缘检测

FPGA纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（2）彩虹呼吸灯

FPGA时序分析与时序约束（一）

北邮22级信通院数电：Verilog-FPGA（12）第十二周实验（1）设计一个汽车尾灯自动控制系统

【解决win10 64位系统下ISE14.7闪退问题】

【【FPGA中断的介绍附上 上个MicroBlaze 代码的解析】】

【【FPGA 之Micro Blaze的串口中断实验】】

【【FPGA的 MicroBlaze 的 介绍与使用 】】

FPGA串口接收解帧、并逐帧发送有效数据——1

FPGA架构和应用基础知识

AI时代FPGA厂商与FPGA工程师该如何转型？

Achronix的FPGA技术可优化用于工业4.0及5.0的人工智能（WP027）

Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet

FPGA芯片厂商

TCP解帧解码、并发送有效数据到FPGA

Achronix推出基于FPGA的加速自动语音识别解决方案

Xilinx FPGA——ISE的UCF时序约束

华为FPGA设计设计规范

vivado实现分析与收敛技巧1

pcie dma 相关知识整理（xilinx平台）

【FMC140】 基于VITA57.4标准的双通道5.2GSPS（或单通道10.4GSPS）射频采样FMC+子卡模块

【FMC139】青翼科技基于VITA57.1标准的4路500MSPS/1GSPS/1.25GSPS采样率14位AD采集FMC子卡模块

芯片及设计制造 - 小记

【【FPGA 之 MicroBlaze 自定义IP核之呼吸灯实验】】

【三哥说技术】第一集从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

【【FPGA中断的介绍附上上个MicroBlaze 代码的解析】】

【【FPGA的 MicroBlaze 的介绍与使用】】

【FMC140】基于VITA57.4标准的双通道5.2GSPS（或单通道10.4GSPS）射频采样FMC+子卡模块