扩展槽分频

数码管显示+流水灯

所以使用累加计数分频的方法就更方便一点，代码如下：#include#defineuintunsignedin
乖巧乐芬达·2022-11-06 09:46

步进电机梯形加减速

硬件驱动细分器与软件的细分参数或定时器分频参数设置不
其木王·王子·2022-11-02 15:38

基于FPGA的VGA显示彩条、字符、图片

目录一、VGA介绍(一)VGA协议(二)VGA端口介绍(三)色彩原理(四)VGA显示原理VGA通信协议：VGA时序解析时钟分频二、实现1.彩条显示2.字符显示3.图片显示三、代码1.vga驱动模块2.显示数据生成模块
三个刺客·2022-10-06 08:30

计算机系统导论笔记

扩展槽：扩展槽是主板上用于固定扩展卡并将其连接到系统总线的插槽，是计算机与外设之间的内部接口。扩展卡：扩展卡是直接插在主板扩展槽上的集成电路板，外设通过扩展卡与计算机相连
☜lgl☞·2022-10-06 07:58

STM32学习笔记（3）——时钟系统

STM32学习笔记（3）——时钟系统一、STM32时钟系统1.STM32时钟系统框图（1）最左边（2）STM32的5个时钟源（蓝色框图）（3）几个重要的时钟（黑色字体）（4）预分频器（绿色框图）（5）选择器
Mount256·2022-09-29 18:59

网络流量蜜糖还是陷阱-内容安全的重要性

近年来，我国在内容安全管理方面，呈现出几个核心特征：1.监管部门覆盖面广，政策法规逐步完善，各部门在不同领域发布的法规也十分频繁，如网络音视频信息服务管理规定、未成年人节目管理规定、未成年人个人信息网络保护规定等相关法律法规也趋于完善
咕咕咕60204527·2022-09-23 07:01

开源智能机 Librem 5 规格发布。

CortexA53，64位ARMGPU：OpenGL/ES3.1,Vulkan,OpenCL1.2AuxiliaryCortexM4运行内存：3GBRAM存储：内置32GBeMMC支持microSD存储扩展槽
chutianyan7224·2022-09-22 20:37

verilog实现时钟的偶数与奇数分频

偶数分频可以采用同步整数分频思路，使用摩尔状态机或者计数器（序列机）思想都可以，在这里提供一个同步7分频的摩尔状态机的实现思路：moduleclk_divide(inputwireclk,inputwirerst_n
IC2ICU·2022-09-18 10:12

RT1064学习笔记-LPUART

的时钟路径管理串口时钟的寄存器CCM_CSCDR1.在此寄存器中我们可以设置UART_CLK_ROOT的时钟上图中，第六位UART_CLK_SEL一般设置为0，即选择pll3_80m而UART_CLK_PODF则为一个6位的分频器
_Jason^_^·2022-09-13 17:25

verilog时钟分频设计（整合模块）

这里对之前写的时钟分频模块做了整合，整合为完整的时钟分频模块，可以进行偶分频、奇分频和半分频。
尼德兰的喵·2022-09-06 13:50

STM32物联网项目-高级定时器软件仿真输出互补PWM信号

高级定时器软件仿真输出互补PWM信号上次介绍了高级定时器特有的功能：重复计数器，互补PWM输出，死区，刹车功能这里介绍使用keil软件仿真输出互补PWM信号和带死区后的互补信号CubeMX配置TIM1配置预分频系数为
ONE_Day|·2022-09-05 14:32

美媒渲染“中国黑客”入侵印度企业 被调侃“贼喊捉贼”

据印度《第一邮报》10日报道，“火眼”公司日前在一份声明中说，黑客组织“APT10”2016年至2017年在全球活动十分频繁;前不久，该
weixin_34351321·2022-08-29 09:19

基于卫星高度计海面高度异常资料获取潮汐调和常数方法及应用matlab代码

海岸附近和河口区域是人类进行生产活动十分频繁的地带，而这个地带的潮汐
matlab_dingdang·2022-08-23 15:36

第二十章 RTC 实时时钟实验

8421码加上0011就是余3码STM32F4的RTC时钟分频。STM32F4的RTC时钟源（RTCCLK）通过时钟控制器，可以从LS
绿肥红瘦_·2022-08-23 13:53

RCT实时时钟

目录一、简介二、寄存器1.RTC的控制寄存器2.RTC预分频装载寄存器3.RTC预分频器余数寄存器4.RTC计数器寄存器RTC_CNT5.RTC闹钟寄存器6.备份区域控制寄存器RCC_BDCR三、RTC
Young &Change·2022-08-23 13:22

第 42 章 RTC—实时时钟

这部分仅包括RTC的分频器，计数器，和闹钟控制器。运用流程：若VDD电源有效，RTC可以触发RTC_Second(秒中断)、RTC_Overflflow(溢出事件)和RTC_Alarm(闹钟中断)。
创造+尝试=我·2022-08-23 13:18

基于 Cyclone IV 在 Quartus 中配置 IP 核中的 PLL、RAM 与 FIFO 的详细步骤及仿真验证

的详细步骤目录一、配置PLL1.1参数配置1.2仿真测试二、配置RAM2.1参数配置2.2仿真测试三、配置FIFO3.1参数配置3.2仿真测试一、配置PLL在我看来哈，PLL的作用就是将输入时钟通过倍频、分频
可乐有点好喝·2022-08-20 15:14

FPGA——时钟分频

时钟分频也是笔试题里面经常出现的，（我已经遇到过了），看完这一篇，分分钟掌握！
居安士·2022-08-18 17:03

FPGA时序约束

时序的各种概念详见这一篇：FPGA时序分析_居安士的博客-CSDN博客目录时钟周期约束主时钟GeneratedClocks（生成时钟）计数器分频锁相环、MMCM分组约束输入约束输出约束输入-输出约束虚拟时钟约束多周期约束无需做时序约束
居安士·2022-08-18 17:03

STM32F4定时器中断理解

2.定时器计算固定脉冲，时间可准确计算：公式：Ft=168Mhz/4*时钟分频Tout(us)=((arr+1)*(psc+1))/Ft(Mhz)arr:自动重装载值psc:定时器分频(分频系数)//-
Wyean·2022-08-14 07:37

verilog正弦电压PWM波产生

本设计的思想：顶层模块共分下面四个模块，包括分频器，ROM配置，地址产生，ROM数据读取产生sin电压通过读取ROM中保存的sin正弦信号，来产生正弦电压，通过调节占空比的方式产生PWM波下面是本设计的工程图和仿真图
QQ_778132974·2022-08-12 11:10

FPGA中串口通信的时钟频率和波特率计数

目录1.什么是波特率2.串口传输格式3.时钟频率的计数器分频和波特率关系1.什么是波特率波特率bandrate,指的是串口通信的速率，即串口通信时每秒钟可以传输多少个二进制位。
fpga和matlab·2022-08-09 18:35

自适应滤波器5-最小二乘法(LSM)

传统信号处理的作用，往往是在频域上对某部分频段的信号进行增强，或者是对某部分频段的信号进行衰减，又或者兼而有之，它是对确定信号的一种信号处理，数字滤波器在这里面起到了关键的作用。
禾刀围玉·2022-08-01 10:21

自适应滤波器4-最小均方LMS法（未完）

传统信号处理的作用，往往是在频域上对某部分频段的信号进行增强，或者是对某部分频段的信号进行衰减，又或者兼而有之，它是对确定信号的一种信号处理，数字滤波器在这里面起到了关键的作用。
禾刀围玉·2022-08-01 10:21

9.19 verilog学习

（例如分频等）13：FPGA设计中如何实现同步时序电路的延时？14：FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？15：Xilinx中与全局时钟资源和DLL
季磊·2022-07-25 14:50

服务器装m2硬盘,IBM X3650M2服务器安装windows2008R2系统

一个小时硬盘：一个146G硬盘，一个120G硬盘内部硬盘架数：最多12个2.5英寸热插拔SAS硬盘...网络控制器：集成双千兆以太网接口电源类型：热插拔电源产品结构：2U散热系统：电源、风扇、硬盘驱动器扩展槽
陈小惜·2022-07-20 09:08

【开源】STM32F407-定时器实验教程 ——疯壳·ARM双处理器开发板系列

目录第一节定时器介绍第二节定时器常用寄存器介绍第三节实验第四节实验现象第一节定时器介绍STM32F407的通用定时器包含一个16位或32位自动重载计数器，该计数器由可编程预分频器驱动。
fengke.club·2022-07-17 18:10

从底层结构开始学习FPGA----MMCM与PLL

PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。MMCM是混合模式时钟管理器，相当于能够进行精准相移的PLL。
孤独的单刀·2022-07-15 16:09

【问天Block】STC15单片机PWM输出讲解

以PCA三路PWM输出范例参考PWM频率调节下面的函数是对时钟的分频，决定PWM的工作频
perseverance52·2022-07-15 07:01

STM32F1PWM输入捕获

PWM配置代码如下：//PWM输出初始化//arr：自动重装值//psc：时钟预分频数voidTIM3_PWM_Ini
崖tt·2022-07-11 13:11

stm32关于通用定时器的周期、频率计算公式

以下内容针对正点原子的定时器中断实验定时器时基单元包含：●计数器寄存器(TIMx_CNT)●预分频器寄存器(TIMx_PSC)——该寄存器用设置对时钟进行分频，然后提供给计数器，作为计数器的时钟。
胶囊咖啡·2022-07-11 13:10

stm32配置SPI（读取ICM20602陀螺仪数据）

1、和前面一样配置一个C8T6的工程，然后开启SPI，配置成全双工模式，然后这里注意SPI通讯速率，这个陀螺仪最大是10MHz,然后这个SPI2挂在36MHz的时钟上，所以设置4分频，时钟变成了9MHz
朽木白露·2022-07-07 14:26

STM32之三种定时器的不同功能

配置定时器定时器分类(STM32F103RCT6)定时器相关结构①时钟源定时器时钟TIMxCLK，即内部时钟CK_INT，经APB1预分频器后分频提供，如果APB1预分频系数等于1，则频率不变，否则频率乘
Swiler·2022-07-06 18:06

STM32 HAL 定时器详细篇（计数、PWM、输入捕获）

l16位的向上、向下、向上/向下（中心对齐）计数模式，支持自动重装载l16位的预分频器l每个定时器都有多个独立通道，每个通道可用于*输入捕获*输出比较*PWM输出*单脉冲模式l高级定时器还可以产生互补输出
东小东博客·2022-07-06 18:04

STM32定时器配置

时钟来源计数器时钟可以由下列时钟源提供：·内部时钟(CK_INT)·外部时钟模式1：外部输入脚(TIx)·外部时钟模式2：外部触发输入(ETR)·内部触发输入(ITRx)：使用一个定时器作为另一个定时器的预分频器
熊已出没·2022-07-06 18:34

2.[STM32]高级定时器（TIM1&TIM8)

STM32F103有两个高级定时器，分别是TIM1和TIM8；高级控制定时器(TIM1和TIM8)由一个16位的自动装载计数器组成，它由一个可编程的预分频器驱动。
依点_DW·2022-07-05 07:24

【FPGA教程案例8】基于verilog的分频器设计与实现

---------1.软件版本vivado2019.22.本算法理论知识和Verilog程序在实际FPGA开发过程中，系统的时钟clk往往较大，而实际所需要的时钟频率较低，那么需要将系统时钟的频率进行分频
fpga和matlab·2022-07-04 08:05

STC8H开发(十二): I2C驱动AT24C08,AT24C32系列EEPROM存储

2.7V),在1.8V时频率会降到100KHz,STC8H系列的主频基本上从24MHz起步,甚至直接运行在36.864MHz上,I2C总线的频率是基于FOSC计算的,在最初的调试阶段,务必设置一个较大的预分频
Milton·2022-07-04 05:00

2021秋招IC验证面经-华为/英伟达/兆易创新/ZeKu

现场写一个三分频电路代码。华为二面技术面：一直问项目，问的很细，只有自己做过才能答上来，问到你解释不了为止。选择验证的原因是什么，验证的工作设计工程师也可以
验证攻城狮·2022-06-29 10:13

【数字IC】深入浅出理解SPI协议

SPI协议什么是SPI协议什么是全双工通信协议SPI的信号线SPI的连接方式多NSS形式菊花链形式SPI可配置变量时钟极性（CPOL）时钟相位（CPHA）CPOL和CPHA组合出四种情况数据大小波特率分频系数其他参数写在最后其他协议解读什么是
myhhhhhhhh·2022-06-29 10:10

【数字IC手撕代码】Verilog奇偶校验|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边沿)全加器，半加器格雷码转二进制单bit跨时钟
myhhhhhhhh·2022-06-29 10:09

【数字IC手撕代码】Verilog伪随机数生成器|线性反馈移位寄存器|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释
myhhhhhhhh·2022-06-29 10:09

【数字IC手撕代码】Verilog同步FIFO|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边沿)全加器，半加器格雷码转二进制单bi
myhhhhhhhh·2022-06-29 10:08

【数字IC手撕代码】Verilog全加器半加器|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放
myhhhhhhhh·2022-06-29 10:08

【数字IC手撕代码】Verilog 2^N的格雷码二进制转换|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边沿)全加器，半加器格雷码转二进
myhhhhhhhh·2022-06-29 10:08

【数字IC手撕代码】Verilog单bit跨时钟域快到慢，慢到快，(打两拍，边沿同步，脉冲同步)|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测
myhhhhhhhh·2022-06-29 10:08

【数字IC手撕代码】Verilog边沿检测电路(上升沿，下降沿，双边沿)|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边沿)全加器，半
myhhhhhhhh·2022-06-29 10:08

【数字IC手撕代码】Verilog模三检测器(判断输入序列能否被三整除)|题目|原理|设计|仿真

Verilog模三检测器分频前言模三检测器题目模三检测器的原理RTL设计Testbench设计结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh·2022-06-29 10:07

【数字IC手撕代码】Verilog异步复位同步释放|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边
myhhhhhhhh·2022-06-29 10:07

【数字IC手撕代码】Verilog序列检测器|题目|原理|设计|仿真

快速导航链接如下：奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位，同步释放边沿检测（上升沿，下降沿，双边沿)全加器，半加器格
myhhhhhhhh·2022-06-29 10:07
上一页 13 14 15 16 17 18 19 20 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他