时序异常检测

kafka，zookeper的搭建 消息队列---------基于linux

消息时序控制（控制消息过期或者消息延迟）。高级的容错处理能力，在消费者更有可能处理消息不成功的情景中（瞬时或者持久）。更简单的消费者实现。优先选择Kafka的条件严格的消息顺序。
kjshuan·2024-01-11 06:14

1、支付宝H5支付

建议：先仔细看支付时序图，
Struggle霗楓·2024-01-11 05:15

江科大STM32学习笔记（下）——2023持续更新

江科大STM32学习笔记（下）前置知识串行与并行同步与异步通讯通讯速率USART串口物理层电平标准RS-232信号线协议层波特率通讯的起始和停止信号有效数据数据校验串口时序STM32的USART串口USART
干饭咸鱼·2024-01-11 04:02

51单片机学习笔记

调试工具矩阵键盘介绍扫描的概念定时器介绍STC89C52定时器资源定时器框图定时器的工作模式寄存器定时器/计时器0和1的相关寄存器中断寄存器串口通信介绍硬件电路电平标准接口及引脚定义常见通信接口比较单片机上的UART串口参数及时序图串口模式图串口相关寄存器数据显示模式
暗夜黔血·2024-01-11 04:00

STM32学习笔记8---温度传感器与TFT显示

单总线器件有严格的信号时序，DS18
@Mercury·2024-01-11 01:11

Prometheus C++使用教程

1简介Prometheus是一个包括时序数据库的工具，可以将指标Metric数据传入Prometheus，然后通过Grafana可视化出来。
AlanLiu6·2024-01-11 01:30

RISC Zero STARK证明系统时序图及规范

1.引言前序博客：RISCZerozkVM白皮书RISCZero的手撕STARKRISCZero证明系统核心是基于STARK的，实现的是DEEP-ALI和FRI。从高层来看，RISCZero的prover设计与ethSTARKDocumentation–Version1.2和https://github.com/facebook/winterfell非常相似。RISCZero证明系统代码见：htt
mutourend·2024-01-10 21:46

周勇//五律三首.木叶寒秋意

时序如轮转，枯荣天地真。图片发自App图片发自App图片发自App图片发自App其二落木悬枝舞，霜风小径长。岁更秋意老，月转树心凉。情寄晨园里，神游枫苑旁。露寒欺瘦柳，绪乱惹愁肠。
高山流水无情剑·2024-01-10 19:16

多维时序 | Matlab实现RIME-HKELM霜冰算法优化混合核极限学习机多变量时间序列预测

多维时序|Matlab实现RIME-HKELM霜冰算法优化混合核极限学习机多变量时间序列预测目录多维时序|Matlab实现RIME-HKELM霜冰算法优化混合核极限学习机多变量时间序列预测效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2024-01-10 16:21

时序分解 | Matlab实现CPO-VMD基于冠豪猪优化算法(CPO)优化VMD变分模态分解时间序列信号分解

时序分解|Matlab实现CPO-VMD基于冠豪猪优化算法(CPO)优化VMD变分模态分解时间序列信号分解目录时序分解|Matlab实现CPO-VMD基于冠豪猪优化算法(CPO)优化VMD变分模态分解时间序列信号分解效果一览基本介绍程序设计参考资料效果一览基本介绍
机器学习之心·2024-01-10 16:19

(Matlab)基于CNN-GRU的多维时序回归预测(卷积神经网络-门控循环单元网络)

基本内容：本代码基于Matlab平台编译，将卷积神经网络(CNN)与门控循环单元网络(GRU)结合，进行数据回归预测输入训练的数据包含8个特征，1个响应值，即通过8个输入值预测1个输出值（多变量、多输入时序回归预测
神经网络与数学建模·2024-01-10 16:22

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-10 13:09

7系列和UltraScale系列的FPGA的IO、Bank

（1）FPGAIO命名方式；（3）FPGA的上电时序FPGA的IO命名。FPGA芯片IO命名方式太多，管脚也多，让人感觉很乱。
朝阳群众&热心市民·2024-01-10 13:03

什么是时序

黄国强2021/10/14PC端做设备控制软件，有一个核心概念叫做时序，这里分享一下我的认识。先看代码。
acloud_csu·2024-01-10 13:56

2023 IoTDB Summit：华润电力技术研究院副院长郭为民《新型时序数据库在智能发电领域的应用探索与展望》...

本次峰会汇集了超20位大咖嘉宾带来工业互联网行业、技术、应用方向的精彩议题，多位学术泰斗、企业代表、开发者，深度分享了工业物联网时序数据库IoTDB的技术创新、应用效果，与各行业标杆用户的落地实践、解决方案
Apache IoTDB·2024-01-10 10:27

【MATLAB】小波_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义小波-LSTM神经网络时序预测算法是一种结合了小波变换和长短期记忆神经网络（LSTM）的时间序列预测方法。
Lwcah·2024-01-10 10:45

STM32笔记——USART串口通信

UniversalSynchronous/AsynchronousReceiver/Transmitter）通用同步/异步收发器USART是STM32内部集成的硬件外设，可根据数据寄存器的一个字节数据自动生成数据帧时序
c_up·2024-01-10 10:52

STM32——USART串口

文章目录一、通信接口二、串口通信三、硬件电路四、电平标准五、串口参数及时序六、STM32的USART外设简介七、USART框图八、USART基本结构九、数据帧十、起始位侦测和采样位置对齐十一、数据采样十二
Is Fang·2024-01-10 09:16

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-10 08:42

esp32UART串口外设（Arduino）

通用异步接收器/发送器（UART）介绍通用异步接收器/发送器（UART）是一种硬件功能，它使用广泛采用的异步串行通信接口（如RS232、RS422和RS485）处理通信（即时序要求和数据成帧）。
宁子希·2024-01-10 08:33

CAN位时序分解

标准位时序CAN标准位时序描述如下表段名称段的作用Tq数同步段(SS:SynchronizationSegment)用于多个连接在总线上的单元通过此段实现时序调整，同步进行接收和发送的工作。
weixin_43420126·2024-01-10 06:15

时序预测 | Matlab基于灰色隐马尔可夫模型(HMMP-GM11)的时间序列预测

时序预测|Matlab基于灰色隐马尔可夫模型(HMMP-GM11)的时间序列预测目录时序预测|Matlab基于灰色隐马尔可夫模型(HMMP-GM11)的时间序列预测预测效果基本介绍程序设计参考资料预测效果基本介绍灰色
机器学习之心·2024-01-10 04:07

基于图的推荐算法(11):Rethinking the Item Order in Session-based Recommendation with Graph Neural Networks

://www.jianshu.com/p/1b3ded6acb81发表在CIKM2019,昆士兰大学Prof.HongzhiYin目前session推荐的研究中，主要利用注意力机制来挖掘序列模式，利用时序信息
阿瑟_TJRS·2024-01-10 04:18

多特征变量序列预测(一)——CNN-LSTM风速预测模型

数据集制作与预处理2基于Pytorch的CNN-LSTM预测模型2.1定义CNN-LSTM预测模型2.2设置参数，训练模型3模型评估与可视化3.1结果可视化3.2模型评估代码、数据如下：往期精彩内容：时序预测
建模先锋·2024-01-10 03:52

vue中的axios发送post请求，后台无法接受到数据

最近在学vue，当我使用自己搭建的后台，尝试发送post请求时，后台迟迟接收不到数据，而使用postman就没这个问题，在查找了大量资料后，我发现了是vue在发送请求时序列化的问题，应该把数据先序列化再发送到后台
YB程序猿·2024-01-10 02:00

NGO-VMD时序分解 |北方苍鹰算法优化变分模态分解时间序列信号分解Matlab实现

✅作者简介：热爱科研的Matlab仿真开发者，修心和技术同步精进，代码获取、论文复现及科研仿真合作可私信。个人主页：Matlab科研工作室个人信条：格物致知。更多Matlab完整代码及仿真定制内容点击智能优化算法神经网络预测雷达通信无线传感器电力系统信号处理图像处理路径规划元胞自动机无人机内容介绍摘要变分模态分解（VMD）是一种自适应信号分解方法，它可以将信号分解为多个本征模态函数（IMF），每个
机器学习之芯·2024-01-10 01:59

异常检测（2）

基于统计学的异常检测主要内容包括：-高斯分布可以通过3**来检测，样本为正态分布或者近似正态分布的数据。
noob鸽·2024-01-09 23:25

游戏、设计选什么内存条？光威龙武系列DDR5量大管饱

这款内存有着多种版本可以选择，比如6400MHZ24GB×2版本就很有性价比，时序低至CL32，另外还有6800MHZ16GB×2，默认时序CL34，
科技思想·2024-01-09 21:36

SpringBoot+Prometheus+Grafana搭建应用监控系统

Prometheus是监控系统，可以从Springboot采集监控数据，以时序数据的形式存储，并对外提供了监控数据查询服务。Grafana是
嫣夜来·2024-01-09 21:44

工业异常检测AnomalyGPT-Demo试跑

写在前面：如果你有大的cpu和gpu可以使用，直接根据官方的安装说明就可以，如果没有，可以点进来试着看一下我个人的安装经验。一、试跑环境NVIDIA4090显卡24g,cpu内存33G，交换空间8g,操作系统ubuntu22.04(试跑过程cpu使用峰值为32.8g,交换空间使用峰值8g)二、数据准备1.AnomalyGPT源码下载gitclonehttps://github.com/CASIA-
独鹿·2024-01-09 16:00

自动驾驶代客泊车AVP安全监控设计

目录安全监控设计...I文档...I1文档...11.1变更历史11.2术语11.3引用文档12功能综述...23详细方案...43.1FPGA供电PMIC的监控43.2camera接口电路的监控53.3上电时序监控
电气_空空·2024-01-09 15:22

常见技术选型

关系型TiDB,MySQL,MongoDB,CassandraKVLevelDB,Rocksdb,PalDB文件BerkeleyDB,MapDB,ChronicleQueue,SQLite,RSocket时序型
独处人·2024-01-09 14:46

c++ uml时序图

时序图通过描述对象之间发送消息的时间顺序显示多个对象之间的动态协作。时序图和流程图的区别：时序图强调对象之间的交互与时序关系，流程图则是针对一个过程或者活动进行全面而细致的展开。
小飞侠hello·2024-01-09 12:34

握手协议中ready打拍技巧

ready时序如何优化？在valid/ready握手协议中，valid与data的时序优化比较容易理解但是有时候，关键路径是在ready信号上，如何对ready信号打拍呢？
攻城狮Adam·2024-01-09 11:03

ARM Cortex-Mx 权威指南笔记

用于中断或异常屏蔽特殊寄存器细节1、PRIMASK在许多应用中,可能都需要暂时禁止所有中断以执行一些时序关键的任务，此时可以使用PRIMASK寄存器。PRIMASK寄存器只能在特权状态访问。
梅山剑客·2024-01-09 11:59

基于 ZYNQ 的双目视觉图像采集系统设计（二）

I2C_OV5640_Init_RGB565.v模块实现IIC的接口协议和初始化配置,其下有两个子模块：I2C_Controller.v模块实现IIC的读写控制时序，I2C_OV5640_RGB565_
QYH2023·2024-01-09 09:21

开关电源测试方法：怎么测试开关电源输入电压跌落和输出动态负载？

输入电压跌落和输出动态负载测试可以检验控制时序、限流保护等电路及软件设计的合理性。输入电压跌落及输出动态负载测试方法1.将输入电压调整为在
纳米软件Namisoft·2024-01-09 05:59

【MATLAB】CEEMDAN_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义CEEMDAN-LSTM神经网络时序预测算法是一种结合了完全扩展经验模态分解（CEEMD）和自适应噪声（AN）以及长短期记忆神经网络
Lwcah·2024-01-09 05:27

【MATLAB】ICEEMDAN_LSTM神经网络时序预测算法

有意向获取代码，请转文末观看代码获取方式~也可转原文链接获取~1基本定义ICEEMDAN-LSTM神经网络时序预测算法是一种结合了改进的完全扩展经验模态分解（ICEEMDAN）和长短期记忆神经网络（LSTM
Lwcah·2024-01-09 05:55

WSDM 2023 2024时空&时序论文总结

WSDM（WebSearchandDataMining）是CCFB类会议，清华A类会议（一年就100来篇怎么能不算顶会！）WSDM2024将在2024年3月4日-3月8日在墨西哥梅里达（Mérida,México）举行。目前官网已经放出了所有被录用论文的表单（链接在相关链接给出）。本次会议共收录112篇论文。WSDM2023在2023年2月27日到3月3日在新加坡举行，公布的录用结果为，共收到投稿
STLearner·2024-01-09 05:39

拿捏了！阿里2022最新JDK源码深度解析小册，Github全站热榜第二

如果你要看某一个框架的源码，第一步当然是访问官网，搞清其组成，确定其核心类有哪些，看源码过程中可以配合画一些时序图，加以
Java海·2024-01-09 03:28

synopsys-SDC第三章——时序分析与约束

synopsys-SDC第二章——综合的基础知识前言一、静态时序分析（STA）二、约束在STA中的作用1.作为声明2.作为断言3.作为指令4.作为异常5.约束的变化三、STA常见问题1.无功能检查2.无声明检查
王_嘻嘻·2024-01-08 23:05

FPGA 静态时序分析与约束（1）

静态时序分析与约束中的概念项目总结时序分析与约束的意义FPGA内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者
朽月·2024-01-08 23:05

FPGA系列6——时序分析（周期约束）

create_clock-name-period-waveform{}[get_ports]参数含义-name时钟名称-period时钟周期，单位为ns-waveform波形参数，第一个参数为时钟的第一个上升沿时刻，第二个参数为时钟的第一个下降沿时刻-add在同一时刻源上定义多个时钟时使用#DefinetheclocksfortheGTXblockscreate_clock-namegt0_txu
通信牛肉干·2024-01-08 23:33

FPGA——静态时序分析（STA）

FPGA时序分析与时序约束什么是静态时序分析（STA）首先，静态时序分析分析是基于同步电路设计模型的。
Halo_zjq·2024-01-08 23:03

FPGA——时序分析与约束

FPGA时序分析与约束FPGA结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系
云影点灯大师·2024-01-08 23:01

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类
不怕娜·2024-01-08 22:52
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他