时序异常检测

多维时序预测 | Matlab基于斑马优化卷积神经网络结合长短期记忆网络融合注意力机制的多变量时间序列预测，ZOA-CNN-LSTM-Attention多变量时间序列超前24步回归预测算法

文章目录效果一览文章概述部分源码参考资料效果一览文章概述多维时序预测|Matlab基于斑马优化卷积神经网络结合长短期记忆网络融合注意力机制的多变量时间序列预测，ZOA-CNN-LSTM-Attention
前程算法屋·2023-11-18 17:46

时序预测 | Python实现ConvLSTM卷积长短期记忆神经网络股票价格预测（Conv1D-LSTM）

时序预测|Python实现ConvLSTM卷积长短期记忆神经网络股票价格预测（Conv1D-LSTM）目录时序预测|Python实现ConvLSTM卷积长短期记忆神经网络股票价格预测（Conv1D-LSTM
机器学习之心·2023-11-18 17:44

多维时序 | MATLAB实现PSO-BiGRU-Attention粒子群优化双向门控循环单元融合注意力机制的多变量时间序列预测

多维时序|MATLAB实现PSO-BiGRU-Attention粒子群优化双向门控循环单元融合注意力机制的多变量时间序列预测目录多维时序|MATLAB实现PSO-BiGRU-Attention粒子群优化双向门控循环单元融合注意力机制的多变量时间序列预测预测效果基本介绍模型描述程序设计参考资料预测效果基本介绍
机器学习之心·2023-11-18 17:14

算法竞赛备赛进阶之状态机模型训练

目录1.大盗阿福2.股票买卖IV3.股票买卖V4.设计密码算法状态机（ASM）图是一种描述时序数字系统控制过程的算法流程图，其结构形式类似于计算机中的程序流程图。
Williamtym·2023-11-18 17:32

Zookeeper之基础知识

Zookeeper基本操作：create/xxxabc:创建持久节点，值为abccreate-e/xxx:创建临时节点create-s/xxx:创建持久序号节点create-s-e/xxx:创建临时序号节点
卡卡拉卡·2023-11-17 16:32

Prometheus MySQL 性能监控

一、介绍Prometheus是一种开源的监控系统和时序数据库，旨在收集和处理大量数据并提供可视化、监控警报等功能。
davidshiz·2023-11-17 13:52

verilog语法：reg与wire

reg型数据常用来表示用于“always”模块内表示时序逻辑电路，常代表触发器。通常，在设计中要由“always”块通过使用行为描述语句来表达逻辑关系。在“al
FPGA_菜鸟·2023-11-17 13:29

verilog之wire vs reg区别

wirevsreg二、实例一、wirevsregwire线网:仅支持组合逻辑建模必须由assign语句赋值不能在always块中驱动用于连接子模块的输出用于定义模块的输入端口reg寄存器：可支持组合逻辑或时序逻辑建模必须在
zuoph·2023-11-17 13:25

【STM32外设系列】NRF24L01无线收发模块

文章目录一、NRF24L01简介1.1什么是NRF24L011.2NRF24L01引脚介绍1.3NRF24L01工作模式1.4NRF24L01的SPI时序1.5EnhancedShockBurstTM收发模式介绍
二土电子·2023-11-17 13:06

can收发器 rx_CAN/CANFD采样点

1.位时序由发送单元在非同步的情况下发送的每秒钟的位数称为位速率。一个位可分为4段，分别为：同步段(SS：SynchronizationSegment)传播时间段(PTS：Propagatio
weixin_39990660·2023-11-17 12:26

vivado产生报告阅读分析6-时序报告2

1、复查时序路径详情单击“OK”运行报告命令后，将打开一个新窗口。这样您即可复查其中内容。在其中可查看执行选定的每种类型(min/max/min_max)的分析之后所报告的N条最差路径。
cckkppll·2023-11-17 08:22

XIlinx MIG 控制DDR3 SO-DIMM内存条（一）：内存条SO-DIMM规范与内存颗粒时序参数

目录1内存条上标识的含义1.1内存条标识1.2颗粒标识2204-pinSO-DIMM规范2.1找到本卡在规范中的具体分类2.2找到本分类对应的引脚定义与连接3找到颗粒的关键时序参数4参考资料调试DDR3SO-DIMM
lu-ming.xyz·2023-11-17 07:31

DDR3 的相关设计规范(个人总结)

文章目录阻抗控制布局布线电源处理时序要求DDR3的相关设计规范(个人总结)阻抗控制DDR3要严格控制阻抗，单线50ohm，差分100ohm，差分一般为时钟、DQS。
ZhangZandZhang·2023-11-17 07:28

一文浅入Springboot+mybatis-plus+actuator+Prometheus+Grafana+Swagger2.9.2开发运维一体化

Prometheus是一个开源的服务监控系统和时序数据库，其提供了通用的数据模型和快捷数据采集、存储和查询接口。Grafana是一个跨平台的开源的
QGS-CD·2023-11-17 06:44

MCS-51单片机原理及应用

的构成单片微型计算机单片微型机的基本概念单片机的基本构成嵌入式系统的基本特点MCS-51单片机的基本构成硬件配置控制总线CB存储器及其空间配置数据存储器程序存储器SFR逻辑地址空间配置（哈佛/普林斯顿结构）哈佛结构（独立编址）普林斯顿结构（统一编制）MCS-51的时序和复位时序概念和关系复位操作
Al ian a·2023-11-17 05:48

【51单片机快速入门指南】5.2：SPI读取 12位ADC XPT2046 芯片

转换原理逐次逼近型ADC双积分型ADCXPT2046芯片介绍参考电压内部参考电压外部参考电压输入工作模式单端工作模式差分工作模式温度测量电池电压测量压力测量数字接口笔中断输出转换周期16时钟周期转换数字时序
乙酸氧铍·2023-11-17 05:18

Paper Note-MAD-GAN:基于生成对抗网络的时间序列多变量异常检测

MultivariateAnomalyDetectionforTimeSeriesDatawithGenerativeAdversarialNetworks原文作者：DanLi,DachengChen,LeiShi,BaihongJin,JonathanGoh,andSee-KiongNg原文来源：2019ICANN文章目录摘要1引言2相关工作3异常检测和生成对抗训练
YUNGMEI·2023-11-17 05:46

ZYNQ-RAM

Xilinx在VIVADO已经提供RAM的IP核，通过IP核例化一个RAM,根据RAM的的读写时序来写入和读取RAM中存储的数据。通过在线逻辑分析仪Ila，观察RAM的读写时序和RAM中读取的数据。
冬日暖杨杨·2023-11-17 04:07

ZYNQ之FPGA 片内RAM读写测试实验

Vivado软件中提供了RAM的IP核,我们只需通过IP核例化一个RAM，根据RAM的读写时序来写入和读取RAM中存储的数据。一、添加RAMIP核首先创建一个名为ram_test的工程，具体的步骤
西岸贤·2023-11-17 03:36

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

文章目录FPGA片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILAIP核生成bitstreamFPGA
“逛丢一只鞋”·2023-11-17 03:05

（二）FPGA IP核使用教程——单端口RAM

文章目录（二）FPGAIP核使用教程——单端口RAM0致读者1实验任务2RAM简介3程序设计3.1RAMIP核配置3.2时序图详解3.3顶层模块设计3.3.1代码编写3.4RAM读写模块设计3.4.1绘制波形图
ChinaRyan666·2023-11-17 03:31

一种硬盘故障预测的非监督对抗学习方法

关键词领域：异常检测，深度学习方法：非监督对抗学习场景：硬盘故障检测网络结构：基于LSTM自编码器与生成式对抗网络相结合数据集：BackBlaze目录关键词一、主要方法二、
疯狂java杰尼龟·2023-11-17 03:26

IC行业秋招真实情况记录，快来看看吧~

同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一
IC修真院·2023-11-17 01:19

FPGA——基于IIC协议的EEPROM功能实现

目录一、EEPROM介绍二、I2C协议2.1简介2.2I2C总线协议2.2.1开始与停止条件2.2.2地址帧2.2.3数据帧三、EEPROM24C02芯片3.1写时序3.2读时序四、核心代码4.1I2C
草木的FPGA学习之旅·2023-11-16 23:17

Markdown教程、语法、基本使用、超详细讲解

列表嵌套区块代码代码区块链接高级链接图片表格高级技巧支持的HTML元素转义流程图、时序图(顺序图)、甘特图Typora编辑器（推荐）标题Markdown标题有两种格式，一种使用“------”和“===
leetcode每日一题写了吗·2023-11-16 23:46

FPGA/数字IC求职笔试面试(1)之IIC协议详解

FPGA/数字IC求职笔试面试(1)之IIC协议详解文章目录FPGA/数字IC求职笔试面试(1)之IIC协议详解前言一、概述：二、具体协议1.先来大致猜测2.IIC协议时序三、协议实现步骤(以读写EEPROM
Dawn_yuan·2023-11-16 23:41

Markdown语法整理（详细版）

缩进、对齐3.3斜体、粗体3.4字体、字号、颜色3.5删除线、下划线、高亮4列表和区块4.1无序、有序、任务列表4.2区块引用4.3列表和区块联合使用5代码和流程图5.1行内代码与代码块5.2流程图、时序图
sxsunxun·2023-11-16 23:38

FPGA模块——IIC协议（FPGA做主机操作24C64）

FPGA模块——IIC协议（FPGA做主机操作24C64）EEPROM（24C64）向器件写数据时序向器件读数据时序IIC协议FPGA主机代码IIC读寄存器驱动（指定地址单次读写）EEPROM（24C64
云影点灯大师·2023-11-16 23:59

ABZ正交编码 - 异步电机常用的位置信息确定方式

其工作原理：正交编码器通过内部两个光敏接收管将编码器的转向转化为A相和B相脉冲的时序和相位关系。编码器每转还输出一个Z相脉冲以代表零位参考位。正交编码器的脉冲
剑从东方起·2023-11-16 22:00

AW2013芯片讲解

文章目录前言一、AW2013芯片介绍二、AW2013从机地址三、AW2013读写时序AW2013写时序AW2013读时序四、AW2013的INT引脚五、LED作用和配置描述LED控制PWM控制模式简短编程模式六
花落已飘·2023-11-16 21:56

QuartusII中LPM_COUNTER的使用

ALTERA建议，在设计时时序允许的情况下尽量使用Megafunction的资源，因为在多数情况下Megafunction的综合和实现结果更为优化。现在，就LPM_COUNTER的使用，浅谈一下。
weixin_44864919·2023-11-16 20:41

FPGA时序约束（七）文献时序约束实验测试

系列文章目录文章目录系列文章目录前言文献1：时钟移位LogiclockDesignPartition封装用户编写的程序停掉singletap抓取单端口RAM的数据文献2：SRAM约束前言之前学习了一些基本时序约束的类别
贾saisai·2023-11-16 20:34

MS90C385B——+3.3V 150MHz 的 24bit 平板显示器(FPD) LVDS 信号发送器

当时钟频率为150MHz时，24bit的RGB数据、3bit的LCD时序数据和1bit的控制数据以1050Mbps的速率在每个LVDS数据通道中传输。
Yyq13020869682·2023-11-16 18:01

重磅：FPGA实现MIPI DSI4线720P

2.DSI时序说明在液晶屏控制I
SZFPGA-A·2023-11-16 18:38

sensor

而且这些标准不单包括物理层的时序定义，还包括上层的传输协议/数据处理协议和应用层协议。mipisensor：sony：imx317、imx477、imx274、imx258、
秋水 墨色·2023-11-16 18:08

【智能家居项目】FreeRTOS版本——将裸机程序改造成FreeRTOS程序 | DHT11温湿度传感器

目录裸机程序的不足合并代码改造思路将环形缓冲区改为队列队列调试DHT11温湿度传感器时序及驱动层代码其他层代码总结裸机程序的不足intmain()
一只大喵咪1201·2023-11-16 17:43

总线、I/O总线、I/O接口

目录【1】广义的总线介绍总线的分类1.1按照功能分有三类总线1.2按照数据传送方式分有两类总线1.3按照时序控制方式分有两类总线【2】系统总线1.组成：通常由一组控制线、一组数据线和一组地址线构成。
rebekk·2023-11-16 14:08

多维时序 | MATLAB实现PSO-BiLSTM-Attention粒子群优化双向长短期记忆神经网络融合注意力机制的多变量时间序列预测

多维时序|MATLAB实现PSO-BiLSTM-Attention粒子群优化双向长短期记忆神经网络融合注意力机制的多变量时间序列预测目录多维时序|MATLAB实现PSO-BiLSTM-Attention
机器学习之心·2023-11-16 09:12

C/C++轻量级并发TCP服务器框架Zinx-框架开发002: 定义通道抽象类

文章目录2类图设计3时序图数据输入处理：输出数据处理总流程4主要实现的功能4.1kernel类：基于epoll调度所有通道4.2通道抽象类：4.3标准输入通道子类4.4标准输出通道子类4.5kernel
大大枫·2023-11-16 08:38

fpga电平约束有什么作用_FPGA管脚约束

(1)时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，知道综合和布局布线阶段的优化算法等。(2)布局布线约束：主要用于指定
weixin_39653764·2023-11-16 07:58

fpga电平约束有什么作用_FPGA时序约束理论篇之IO约束

I/O约束  I/O约束是必须要用的约束，又包括管脚约束和延迟约束。管脚约束  管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。  在vivado中，使用如下方式在xdc中对管脚进行约束。set_property -dict {PACKAGE_PIN AJ16  IOSTANDARD  LVCMO
weixin_39947314·2023-11-16 07:58

锂离子电池生产参数调控及生产温度预测挑战赛

本赛题实质上为回归任务，其中会涉及到时序预测相关的知识。
sjdnxn_hsjsk·2023-11-16 06:22

基于流程的事件驱动编程

但是呢，这次带来的，跟他完全不是同一个场景下的使用产品，首先，先介绍下，该架构上面的时序图是，架构中对事件的调度与角色之间的交互（1）上面的图只是架构内部的东西，该架构的出现，让我们在开发业务的时候，只用关心
一个带着思想做开发的人·2023-11-16 05:03

FPGA时序分析与约束（13）——I/O接口约束

为了获得更加精准的FPGA外部时序信息，设计者需要为FPGA的I/O接口指定时序信息，一般时序工具只能获取FPGA器件内部的时序信息，对于FPGA器件引脚之外的时序信息，必须由设计者约束定义。
apple_ttt·2023-11-16 04:29

FPGA时序分析与约束（14）——虚拟路径

一、概述到目前为止，我们已经看到了如何约束时钟和端口来指定设计中的时序要求，我们可以通过这些基础的约束命令来进行时序约束，但是时序分析工具默认的时序检查方式可能和我们实际工程实现的情况不同，通常来说是约束过紧
apple_ttt·2023-11-16 04:59

echarts柱形图x轴y轴互换_echarts图表x，y轴的设置

time'时间轴，适用于连续的时序数据，与数值轴相比时间轴带有时间的格式化，
weixin_39588104·2023-11-16 04:16

ESP32网络开发实例-BME280传感器数据保存到InfluxDB时序数据库

BME280传感器数据保存到InfluxDB时序数据库文章目录BME280传感器数据保存到InfluxDB时序数据库1、BM280和InfluxDB介绍2、软件准备3、硬件准备4、代码实现在本文中，将详细介绍如何将
视觉&物联智能·2023-11-16 03:12

SARAS多步TD目标算法

SARAS多步TD目标算法代码仓库:https://github.com/daiyizheng/DL/tree/master/09-rlSARSA算法是on-policy时序差分在迭代的时候，我们基于ϵ
发呆的比目鱼·2023-11-16 01:38

（Matalb时序预测）GWO-BP灰狼算法优化BP神经网络的多维时序回归预测

基本内容：亮点与优势：二、实际运行效果：三、部分代码展示：四、完整代码+数据+说明手册下载：一、程序及算法内容介绍：基本内容：本代码基于Matalb平台编译，将GWO(灰狼算法)与BP神经网络结合，进行数据时序回归预测输入训练的数据包含
神经网络与数学建模·2023-11-15 20:01

数字后端——布图规划

布图规划（floorplan）与布局（place）在芯片设计中占据着重要的地位，它的合理与否直接关系到芯片的时序收敛、布线通畅、电源稳定以及良品率。
沧海一升·2023-11-15 20:57
上一页 32 33 34 35 36 37 38 39 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他