CLK

D触发器的工作原理以及Verilog代码（二/二）

基本正边沿触发的D触发器moduletrigger_b(inputwireD，inputwireclk,outputregq);always@(posedgeclk)beginq<=D;//在时钟信号clk
Chauncey_wu·2018-05-16 15:03

stm8s的内部时钟切换

从内部16M时钟切换至内部128K时钟，配置如下：voidClk_Config(void){CLK_CKDIVR=0x00;//系统时钟1分频while(!
GZX199_·2018-05-02 14:35

VHDL-边沿触发的加法计数器与七段数码管显示

1）顶层调用文件--数码管显示--通过拨码开关控制CLK,EN,LOAD；--通过独立按键控制RST.--v1.0使用拨码开关产生时钟信号，不稳定。
Colin.Tan·2018-04-23 22:28

STM32通信接口（一）串口

关于同步和异步，最简单的区分方法就是看在通信时需不需要接时钟线，像SPI、I2C等通信接口都需要接CLK线，毫无疑问它们都是同步的，而串口是一种拥有两种模式的通信接口，可以选择是否连接时钟线。
爱吃肉的大高个·2018-04-18 21:53

Verilog顶层模块调用底层模块

moduleuart_top(clk,nreset,rec,send,data);inputclk;inputnreset;inputrec;outputsend;parameterlen=16;output
Autumn_He·2018-04-17 20:54

《8位2级、4级流水线加法器设计》

/*----------------2级流水线-------------------------*/moduleadd_8(ina,inb,sum_out,clk,rst_n,);parameteradd_width
蓝天下的小伙子·2018-04-10 17:27

SPI总线（二）SPI子系统

一.模式特点三线：SS、CLK、MOSI和MISO同一根数据线，半双工四线：SS、CLK、MOSI、MISO，全双工CPOL：时钟极性，=0时钟空闲时低电平=1时钟空闲时高电平CPHA：时钟相位，=0数据将在时钟第
LouisGou·2018-04-07 23:24

用vhdl写testbench文件的简单方法

all;  useieee.std_logic_arith.all;  useieee.std_logic_unsigned.all;  entitycnt6 is  port    (clr,en,clk
我就是666呀·2018-03-30 10:05

月薪一万，买奔驰CLK，我过分吗？

会赚未必会花简七的新书《好好赚钱》中写了这样一个真实案例。故事的主人公是大上海写字楼中的女金领，年薪百万，每天穿得光鲜亮丽，开豪车，拎名牌包包，却因为被房东赶出家门，只能窘迫地带着行李去公司过夜。按照常理来说，年入百万，早就应该在上海买房了。可惜，这位主人公虽然薪资令人艳羡，却没有积攒下与之匹配的财富。还有个例子离我们更近。一位23岁刚毕业的年轻男士，希望在30岁的时候能够攒够30万作为创业基金，
亭主·2018-03-27 05:56

（FPGA编程）仿C的硬件描述语言----verilog基本语法

1.模块化编写输入输出接口：modulecmd_ctr(//module模块名clk,rst_n,enable，h2l,data_in,end_cmd);注意:模块名与保存文件名cmd_ctr.v必须一致
李家之宝树·2018-03-24 22:27

【原创】【SPI】SPI通信协议介绍

3、怎么用啊SPI有四种工作模式，取决于两个参数：（这两个参数其实就是控制了CLK这一根线，
VillaOning·2018-03-22 17:36

verilog实现带进位的4进制计数器

moduleJSQ(clk,rst,in_ena,cnt,carry_in);inputclk;inputrst;inputin_ena;output[3:0]cnt;outputcarry_in;reg
dongdongnihao_·2018-03-21 17:45

emmc的读写浅析

DAT0-7:数据线是双向信号，主机和设备驱动都是在推挽模式下（data0默认为拉高的状态）CLK:clk是主机向设备发送的信号，clock操作在推挽模式下数据选通:数据选通是设备给主机的信号，数据选通操作在推挽模式
果汁底线·2018-03-18 12:31

关于利用D触发器实现2/4分频的思路与VERILOG代码

rst)clk<=1'h0;elseclk<=~clk;endassignclk_out=clk；endmodule4分频的设计是基于2分频再
dongdongnihao_·2018-03-15 22:50

UART与USART知识

而UART属于全双工通信系统，当作为同步通信接口时需要切换为半双工模式，由于同步需要同步的clk接口。UART的数据帧格式一般包含其实bit、真实数据、校
小炉灶·2018-03-10 18:51

树莓派 - MAX7219

其中，DIN引脚输入数据，CS(LOAD)引脚控制数据输入，CLK引脚用于区分每个bit。MAX的整个写入流程为，首先CS引脚置0，表示允许写入。而后从高位顺序写入16个bit。
iaiai·2018-03-04 12:00

ESP32 低功耗方案概述

当ESP32进入Deep-sleep模式时，所有由APB_CLK驱动的外设、CPU和RAM将掉电；RTC_CLK继续工作；RTC控制器、RTC外设、ULP协处理器、RTC快速内存和RTC慢速内存可以不掉电
espressif·2018-02-24 11:30

PAT 1026. 程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后再调用cl
csdntuzi·2018-01-03 11:04

互联网广告入门（二）：点击

点击（英文名：Click，一般简写为Clk或Cli）如果说“曝光”是传统广告一直在追求的目标，“点击”就可以说为互联网广告的“亲儿子”了。从字面含义上，很容易明白：点击就是点了某个地方一下。
磊磊的一天·2017-12-11 05:16

TG003

"目录号:HY-15338CellCycle/DNADamage-TG003是高效的Clk1/Sty抑制剂，抑制Clk1和Clk4的IC50值分别为20和15nM。
莫小枫·2017-12-01 14:12

FPGA 学习笔记

1.计数器学习modulemy_counter(clk,rstn,led);inputclk;inputrstn;outputregled;reg[24:0]count;always@(posedgeclk
冯兄化吉·2017-11-30 10:57

1026. 程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后再调用cl
-初心不负-·2017-11-23 21:22

Arduino使用TM1637四位数码管显示模块

TM1637四位数码管显示模块正面如下图所示：TM1637四位数码管显示模块背面如下图所示：该模块有四个引脚，意义如下：GND：电源负极VCC：电源正极，+5VDIO：数据IO模块，可以接任意的数字引脚CLK
gc_2299·2017-11-12 20:02

波特率编程

波特率发生器的作用是从输入时钟转换出需要的波特率clk一个完整的由verilog实现的波特率发生器：modulebaud_gen(clk_50MHz,rst_p,bclk);inputclk_50MHz
是这耀眼的瞬间·2017-11-07 09:08

Java服务端设置CORS跨越请求，Ajax跨越请求服务器设置

所谓ajax跨域就是从百度的网站ajax访问360的网站一般需要服务端设置代码即可代码：web.xmlCrossOriginControlcom.clk.filter.CrossOriginControlIsCrosstrueCrossOriginControl
clk863399393·2017-11-02 09:23

VHDL语言testbench仿真的例子

useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitycnt6isport(clr,en,clk
Graduate_2017·2017-10-27 21:47

jQuery 自定义事件以及命名空间

width:200px;height:200px;border:1pxsolidred;background:green;}.add{background:red;}$(function(){$(".clk
cometwo·2017-10-21 14:22

STM32学习之：定时器时间计算

RCC_Configuration()的SystemInit()的RCC->CFGR|=(uint32_t)RCC_CFGR_PPRE1_DIV2表明TIM3CLK为72MHz。
JawSoW·2017-10-16 17:21

B1026.(C)程序运行时间[mk]

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行
CYJ_fightman·2017-09-25 21:00

STM8 内部flash

CLK_HSIPrescalerConfig(CLK_PRESCALER_HSIDI
thomas_blog·2017-08-31 17:57

3---Python初体验之简单TestBench自动生成+Verilog模块信号提取

该TestBench主要包含以下三个部分：基本的时钟clk和复位rst的生成读取一个文件中的数据提取一个模块的接口信号并将其实例化前两个部分使用普通的文件写入操作就可以完成，第三个部分稍微复杂一点
qq_16923717·2017-08-31 14:21

宣&模板

***DE**********Flibraryieee;--库函数useieee.std_logic_1164.all;--定义了std_logic数据类型及相应运算entityexp1isport(clk
洛神红梅花果茶丿·2017-08-23 16:38

I2S波形记录

R/L的频率就是声音数据的采样频率，如图中的8KB）声音数据DAT一般在CLK的上升沿进行采样，有些DAC也是可以调的。每个声道里面可以容纳的CLK数必须多于数据的
chuanzhilong·2017-08-20 22:51

STM32F429 DMA串口数据发送

GPIO_InitTypeDefGPIO_InitStructure;USART_InitTypeDefUSART_InitStructure;RCC_AHB1PeriphClockCmd(macUART4_RX_GPIO_CLK
工字背心大裤衩·2017-08-10 17:43

Verilog 脉冲边沿检测

在很多时候都要对输入脉冲进行边沿检测，如PS/2时序，ps2_data数据在ps2_clk时钟下降沿接收。
tomorrowNeverComes·2017-07-29 17:15

异步fifo设计（四）

这篇文章主要是上篇文章的verilog代码实现，现在将代码贴上：modulefifo#(parametersize_data=8,parametersize_addr=4)(inputwr_inc,wr_clk
IamSarah·2017-07-26 21:45

FPGA时序约束的一些基本概念

在实际链路中的位置如下图所示：2、Tskew时钟偏斜Tskew：指时钟从同一个源时钟clk出发到源寄存器reg1和目的寄存器reg2的时间差。T
huan09900990·2017-07-21 15:57

vxWorks中sysClkRateGet()返回系统时钟详解

而在vxWorks中的一个重要参数就是SYS_CLK_RATE这个参数，也就是系统时钟率。。。。它的含义是：系统时钟滴嗒在一秒钟之内发生多少次。比如说，你定义为60，那么系统时钟在1s中将发
Escropion·2017-07-12 21:05

嵌入式Linux驱动笔记(三)------LCD驱动程序

在文件中s3c24xxfb_probe函数就是LCD的初始化.对着这个函数写即可.值得注意的是，函数里对clk时钟的操作:info->clk=clk_get(NULL,"lcd");if(
风筝丶·2017-07-12 00:00

SD数据和时钟信号过冲问题解决

调查：1、测试插入SD卡或者读写数据时候，发现时钟信号有下冲现象，其他数据正常；2、解决时钟下冲问题；3、去掉CLK脚滤波电容，串联150欧姆电阻即OK。
JosephDHF·2017-06-27 23:16

FPGA之verilog学习第一天（时分秒数字时钟）

moduledata_clock(inputi_sys_clk,inputi_sys_rstn,output[3:0]shi,output[5:0]fen,output[5:0]miao);//miaocnt
小懂哥·2017-06-22 23:31

ModelSim仿真教程

本教程以ModelSimSE10.4为例1.新建工程file->new->project，输入工程名例如half_clk2.新建文件新建二分频器模块文件和testbench文件，分别为half_clk和
小鹏残月·2017-06-12 19:28

基于Basys 2的VGA视频游戏——Running man

实验目的掌握ISE软件及FPGA开发板的基本结构熟练应用Verilog语言编程实现掌握VGA的显示方法并将其应用到自己的游戏之中二、模块结构三、游戏画面展示四、实验源代码游戏主逻辑：moduletest(CLK
Haoran_You·2017-06-08 13:23

基础类的DSP/BIOS API调用

基础类的DSP/BIOSAPI调用 一、时钟管理CLK(1)Unsncounts =CLK_countspms(void) 返回每毫秒的定时器高分辨率时钟的计数值 (2)LgUnscurrtime=CLK_gethtime
gdscp·2017-06-08 09:00

fpga实现神经元

moduleperception(clk,en_start,en_train,data_in,rst_n,y_o,w_0);inputen_start;//神经元开始工作inputen_train;//
wuzhouqingcy·2017-05-29 22:18

FPGA学习（第5节）-看电路图写出Verilog代码（乘法运算+自加一+模块实例化等）

modulemul_module(clk,rst_n,//其他信号,举例doutmul_a,mul_b,mul_result);//参数定义paramet
【星星之火】·2017-05-18 19:21

FPGA作业_阶段一

一、六进制计数器仿真题目内容如下：自行绘制的电路结构RTL设计图Quartus扫描生成的电路RTL图电路的波形仿真截图HDL代码modulecounter1(CLK,//输入时钟信号RST,//输入复位清零信号
Clara_D·2017-05-03 15:06

2017春电赛辅导FPGA基本任务

参加校内电赛完成FPGA设计题目的同学可以免作阶段2本阶段使用配发的DE0开发板进行关于多周期电路的说明所谓多周期（Multi-Cycle）电路，就是这个电路带有一个工作使能的输入信号，当工作使能的输入信号为1的CLK
DUWT实验·2017-04-17 09:34

2017春电赛辅导FPGA基本任务

参加校内电赛完成FPGA设计题目的同学可以免作阶段2本阶段使用配发的DE0开发板进行关于多周期电路的说明所谓多周期（Multi-Cycle）电路，就是这个电路带有一个工作使能的输入信号，当工作使能的输入信号为1的CLK
DUWT实验·2017-04-17 09:34

液晶屏MIPI接口与LVDS接口区别（总结）

LVDS接口、MIPIDSIDSI接口（下文只讨论液晶屏LVDS接口，不讨论其它应用的LVDS接口，因此说到LVDS接口时无特殊说明都是指液晶屏LVDS接口），它们的主要信号成分都是5组差分对，其中1组时钟CLK
bingqingsuimeng·2017-03-28 10:03
上一页 36 37 38 39 40 41 42 43 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他