CLK

跨时钟域信号传输（一）——控制信号篇

跨同步时钟的控制信号传输·时钟同源，周期之间非整数倍的跨时钟域·跨异步时钟域的控制信号传输1、跨时钟域与亚稳态跨时钟域通俗地讲，就是模块之间有数据交互，但是模块用的不是同一个时钟进行驱动，如下图所示：左边的模块1由clk1
chen20177·2017-03-01 18:40

数字电路中同步和异步概念

[plain]viewplaincopy同步清零：moduledff(d,clk,clr,q);inputd,clk,clr;outputq;regq;always@
justgetone·2016-12-10 15:44

STM32F407 - 随机数发生器

RNG_LFSR由专用时钟(PLL48CLK)按恒定频率提供时钟信息，因此随机数质
dotaimba2012·2016-12-08 15:37

DDR2信号分类及等长设计

忽略电源,地网络.DDR2可以分为以下三类:1,差分时钟信号:CLK_N,CLK_P2,数据线DQ0~DQ15,数据掩码信号DQM0,DQM1,数据选通信号DQS*_N,DQS*_P3,地址线/控制线:
ddbiaobiao·2016-11-29 16:11

模拟SPI实现和调试流程

一般来说，所有的spi通信设备都可以使用模拟spi来实现，而且模拟spi的好处就是不需要针对每一款mcu去重新熟悉其spi控制器的配置，只要简单配置一下spi_clk、spi_cs、spi_mosi、spi_miso
xxwl123·2016-11-22 20:41

FPGA初探（四）仿顺序操作及控制模块的发令协调作用

的数值为步骤，在对应i数值不同的情况下执行不同的步骤或者功能控制模块的作用协调工作管理运作以按键触发SOS信号实验为例sos_module//sos声音信号输出功能模块modulesos_module(CLK
A_Sunshine_Day·2016-11-13 09:41

时序约束命令

时钟的约束关于时钟的约束命令：create_clock-nameclk-period10.000[get_ports{clk}]derive_pll_clocks//当约束了主时钟之后加上这句话就不用逐一约束
aslmer·2016-11-11 11:00

C\C++中计时、延时函数

doublestart,stop,durationTime;start=clock();/*...代码片段*/stop=clock();durationTime=((double)(stop-start))/CLK_TCK
梧桐栖鸦·2016-11-06 18:13

I2C通信详解

方便今后查阅，感谢朱老师~什么是I2C通信1.物理接口：SCL+SDA(1)SCL(serialclock)：时钟线，传输CLK信号，一般是I2C主设备向从设备提供时钟的通道。
种瓜大爷·2016-10-31 17:56

RTC自动唤醒

voidRTC_Config(void)//设置RTC中断{/*SelectLSEassystemclocksource*/CLK_SYSCLKSourceSwitchCmd(ENABLE);CLK_SYSCLKSourceConfig
Ftworld21·2016-10-17 17:07

Verilog 编程实验(6)-4位移位寄存器的设计与实现

原理图：Implementationpart:moduleShiftRegister(q3,data_in,clk,clr);output[3:0]q3;input[3:0]data_in;inputclk
超超级钢铁侠·2016-10-17 01:59

低功耗版STM8L051的一个诡异配置

最后发现，是init'初始化的时候，没有给TIMER4配置CLK时钟源，导致的，原
MC石头·2016-10-09 16:39

千兆网(1):IDDR 原语 RX 测试

//——————————————————说明:板卡平台:米联客SPARTAN6MiS607PHY芯片手册:VSC8601XKN//——————————————————-RX接口输入信号信号名称RX_CLK
请叫我小怪物·2016-10-08 15:30

为树莓派3B添加一个实时时钟DS1302

1、在系统中安装wiringPi(这个就不多说了很简单)2、连接ds1302模块和树莓派引脚连接前需要在ds1302的DTA引脚上添加一个10K的上拉电阻，VCC—3.3V—-GND—0V—-CLK—SCLK
基斯卡人·2016-10-08 10:47

串口通信USART Top程序以及Tectbench程序

使用Verilog代码编写的自收自发的顶层程序：moduleuart_top(clk,reset,enable,RX,TX,testp);inputclk,reset,enable;inputRX;outputTX
左氏浮夸·2016-10-06 11:17

I2C 协议图文解析

3)本文以发8位信号为例,主设备会先发一个7位地址，和一位读写位，从设备匹配自己的地址，如果匹配上，就做应答，否则不做操作4）开始位：主设备发起，clk为高电平时，sda从高到低;从设备发现这样一组信号
eastonwoo·2016-09-30 19:41

乘法器——verilog

modulemulti_CX(clk,x,y,result);inputclk;input[7:0]x,y;output[15:0]result;reg[15:0]result;parameters0=
yanxiaopan·2016-09-22 10:47

stm32低功耗实验之待机模式

程序中用到的一些宏定义#definemacEXTI_GPIO_CLK(RCC_APB2
宗师之路·2016-09-16 10:56

零死角玩转stm32-高级篇之SDIO（4bit + DMA、支持SDHC、带协议分析）

硬件连接PC12-SDIO-CLK：CLKP
jgw2008·2016-09-16 10:11

STM32与FPGA通过SPI通信

在SPI_DI上发送CMD+PARA数据流读寄存器时：在SPI_DI上发送CMD+DUMMY数据流，在第2字节SPI_DO上会所需的数据流moduleSTM32_FPGA_SPI(inputmain_clk
usb_abc·2016-09-13 21:11

Hi3516A开发--以太网

同时兼容MII所规定的10/100Mbps工作方式，支持传输速率：10M/100M/1000Mb/s，其对应clk信号分别为：2.5MHz/25MHz/125MHz。
聚优致成·2016-09-09 10:56

SSM 框架 webSocket的实战

先看webSocket服务器端注册处理类:packageinfo.gy.clk.websocket.config;importinfo.gy.clk.websocket.handler.MsgWebSocketHandler
wj.geyuan·2016-08-31 11:00

第十三天： I2C通信详解

什么事I2C通信物理接口：SCL+SDASCL（serialclock）：时钟线，传输CLK信号，一般是I2C主设备向从设备提供时钟的通道。
若数·2016-08-13 22:51

STM32之SPI_FLASH(实例)

本实例用的是STM32F103VET6平台,它有3个SPI接口(这里使用SPI1),各信号线连接到FLASH(型号:W25X16)的CS,CLK,DO,DIO线,以实现SPI通讯,对FLASH进行读写.
linzhihan7410·2016-08-06 21:36

c语言计算程序运行时间

6clock_tstart,end;7start=clock();8Sleep(1000);9end=clock();1011printf("timeis%lf\n",(end-start)/(double)CLK_TCK
baime3559·2016-07-27 15:00

FPGA实现可综合红绿灯设计

功能代码：moduletraffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT,Ra,Ga,Ya,LGa,Rb,Gb,Yb,LGb);//端口说明 output[7:0]ACOUNT
qq_32744005·2016-06-23 13:00

STM32单片机IO中断实现步骤

GPIO_InitStruct结构体初始化需要的GPIO，注意Mode参数和NVIC的中断使能：GPIO_InitTypeDefGPIO_InitStruct;/*ConfigureGPIOpins:PB6*/__GPIOB_CLK_ENABLE
古泥瓦·2016-06-15 14:21

linux clk驱动框架

我们将从如下几个方面来介绍clk子系统的内容：1.clkframework简介2.clkframework的实现3.clk和devicetree4.如何添加自己的clock一、clkframework简介
程序猿Ricky·2016-06-14 16:41

Spring 4支持的Java 8新特性一览

utm_source=infoq&utm_medium=related_content_link&utm_campaign=relatedContent_articles_clk有众多新特性和函数库的Java8
youzhouliu·2016-06-06 17:00

读书笔记(Verilog HDL那些事儿_建模篇0)

进度：第三章（159页）整理来自：时间的诗 1、模块：功能模块、控制模块、组合模块 2、准则：一个模块一个功能 3、信号：      组合模块：clk,r
Times_poem·2016-05-31 15:00

jQuery 自定义事件

width:200px;height:200px;border:1pxsolidred;background:green;}.add{background:red;}$(function(){$(".clk
cometwo·2016-05-19 15:16

STM8 SPI的学习

#defineSPI_CS_PORTGPIOC#defineSPI_CS_PINGPIO_PIN_4#defineSPI_CLK_PORTGPIOC#defineSPI_CLK_PINGPIO_PIN_
baiyibin0530·2016-05-17 10:43

[置顶] MIPS多周期CPU设计（Verilog）

2016/05/13最新更改：更改了RegFile模块的触发条件，不用CLK上升沿信号触发，因为与CtrlUnit共享CLK会发生延迟，导致下一个时钟上升沿才做相应动作，因此在这里我使用地址和输入
Quinze_Lee·2016-05-09 19:00

PAT乙级—1026. 程序运行时间(15)-native

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后再调用cl
wanmeiwushang·2016-05-09 19:00

AD6655的使用总结

1硬件调试芯片引脚信号主要包括4部分：（1）时钟端口，包括ADC的输入时钟源，clk+和clk-，两个通道并行数据输出时的随路时钟信号，DCOA和DCOB；在输入时钟信号没有进行分频的情况下（0x0b寄存器可设置分频
Duncan_Lv·2016-05-09 13:04

关于AD6655的使用

1硬件调试芯片引脚信号主要包括4部分：（1）时钟端口，包括ADC的输入时钟源，clk+和clk-，两个通道并行数据输出时的随路时钟信号，DCOA和DCOB；在输入时钟信号没有进行分频的情况下（0x0b寄存器可设置分频
Duncan_Lv·2016-05-09 13:00

C语言查看程序运行的时间

clock()函数是获取当前”时钟打点数“ 返回类型为clock_t常量CLK_TCK每毫秒的时钟打点数使用的时候要加载实例：#include #include intmain(){ clock_tstart
志强朱·2016-05-08 17:00

[置顶] STM8L151 使用硬件SPI驱动W25Q16 Flash

MISO：主模式输入、从模式输出线MOSI：主模式输出、从模式输入线CLK：时钟线NSS：从设备选择引脚，主设备标准IO驱动，并用来区分从设备以STM8L驱动SPIFlashW25Q16为例说明记录下，
jnu_fangzebin·2016-05-06 15:00

DDR2 ip调试问题集合

一、问题描述：ERROR:NgdBuild:455-logicalnet'clk400m_p'hasmultipledriver(s)ERROR:NgdBuild:455-logicalnet'clk400m_n'hasmultipledriver
dnfestivi·2016-05-06 11:15

DDR2 ip调试问题集合

一、 问题描述：ERROR:NgdBuild:455-logicalnet'clk400m_p'hasmultipledriver(s)ERROR:NgdBuild:455-logicalnet'clk400m_n'hasmultipledriver
dnfestivi·2016-05-06 11:00

ddr2 ip调试问题集合

一、问题描述：ERROR:NgdBuild:455-logicalnet'clk400m_p'hasmultipledriver(s)ERROR:NgdBuild:455-logicalnet'clk400m_n'hasmultipledriver
dnfestivi·2016-05-05 18:00

PAT-B 1026. 程序运行时间

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后
plank_root·2016-04-29 15:00

FPGA视觉从入门到放弃——Canny算子

毕竟没有什么方法或工具可以永远时尚下去，所以从入门到放弃也算是进步之选嘛~二.Prefix1.常用变量术语CLK    时钟20nsLLC    经过锁相环的时钟37nsoddfield 采集奇场图像时输出高
shadow_guo·2016-04-21 21:00

S5PV210的I2C控制器

时钟来源PCLK_PSYS，分频得到I2C控制器的CLK，通过SCL传给从设备，I2CCON,I2CSTAT是I2C总线控制逻辑的前台代表，移位寄存器，同串口中的功能，地址寄存器+比较器，判断地址，
qq_18973645·2016-04-16 09:00

什么是I2C通信

《朱老师物联网大讲堂》学习笔记学习地址：www.zhulaoshi.orgI2C通信，物理接口：SCL+SDASCL（sericalclock）：时钟线，传输CLK信号，一般是I2C主设备向从设备提供时钟的通道
qq_18973645·2016-04-15 20:00

PAT (Basic Level) Practise （中文）1026. 程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数
qq_32266237·2016-04-15 14:00

数字逻辑与数字系统（VHDL）动态扫描数码显示器

Useieee.std_logic_1164.all; Useieee.std_logic_unsigned.all; Useieee.std_logic_arith; Entitym8is port(en,clr,clk
manxcc1425·2016-04-11 21:00

触发器

置位功能表数据端S保持位R输出Q01011100Q10Q功能表简化X代表不关心其取值数据端S保持位R输出Q010111X0Q2.电平触发的D型触发器又叫电平触发的D型锁存器，或1位存储器功能表数据端D时钟Clk
fangmenghao·2016-04-09 10:00

PAT1026程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后再调用cl
baidu_17313961·2016-04-06 17:00

oprofile

二、参数项说明eventname 要关注的事件名称，常用的事件名称及功能如下：  CPU_CLK_UNHALTED（Clockcycleswhennothalted），就是CPU时钟：CPU的执行时间，
DZQABC·2016-04-05 22:00
上一页 37 38 39 40 41 42 43 44 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他