FPGA公开课

FPGA分频电路设计(2)

实验要求：采用4个开关以二进制形式设定分频系数（0-10），实现对已知信号的分频。类似实验我之前做过一次，但那次的方法实在是太笨了：利用VHDL实现一定系数范围内的信号分频电路需要重做以便将来应对更大的分频系数先画个图分析下:做偶数系数的分频，你只要关注上升沿或下降沿中的其中一种即可，但如果是奇数系数分频，你必须同时关注两种变化。我的代码：libraryieee;useieee.std_logic
非洲蜗牛·2023-12-26 09:09

NI VeriStand中的硬件I / O延迟时间

NIVeriStand中的硬件I/O延迟时间-NI适用于软件VeriStand问题详述在我的VeriStand项目中，我要从DAQ或FPGA硬件中获取数据，在模型中处理输出，然后输出数据。
面包超人总动员·2023-12-26 09:38

【FPGA】分享一些FPGA高速信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-26 09:38

FPGA-AMBA协议、APB协议、AHB规范、AXI４协议规范概述及它们之间的关系

FPGA-AMBA协议、APB协议、AHB协议、AXI４协议规范概述笔记记录，AMBA协议、APB协议、AHB规范、AXI４协议规范概述，只是概述描述，具体详细的协议地址传输、数据传输等内容将在下一章节详细说明
Bellwen·2023-12-26 09:06

fpga verilog rs232 发送模块实现

RS-232是一种串行通信协议，用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范，为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器，用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了，一个发送一个接收还有个地。rs232是单端传输，还有485，422差分传输，485半双工，422全双工，原理差不多下面
yvee·2023-12-26 09:36

【100天自律挑战】《海上日出》教学反思

今天讲了《海上日出》这节公开课，讲完后也是松了一口气，或许是因为自己的情绪有些紧张，昨晚做梦梦见课程讲砸了，早晨起来又磨了一遍课程，取得了预期的效果，当然也存在很多不足，今天领导和同事给了我很多中肯的建议
萌萌要开心吖·2023-12-26 08:25

早睡早起第二天

昨天睡觉的感觉很一般，可能是因为晚上洗完澡想起还没有走到10000步，网易公开课还没有上完，而时间已经快10:30了，觉得自己应该把这些事情做完再睡，又觉得有点儿晚了。
80f358916228·2023-12-26 07:10

好与差

最近孩子学校组织了公开课，每位家长邀请听不同的课程，我听的是语文公开课，这是第一次近距离了解孩子在课堂上听课的状况。
Amy_妈妈_·2023-12-26 06:47

一堂让人毕生难忘的美术公开课记

今天很冷，但是并没有降低我们去德阳学习的热情，因为今天在德阳天立学校的会议大厅会有一节高水平的美术教学公开课。
何永宏宇·2023-12-26 06:15

耦合

理想的过程是没有耦合，直通似的，这就是FPGA固件开发人员的模式。“是啊，电路连线中怎么耦合呢？”。他们会开放出一堆的寄存器供配置，不同的模式下有不同的配置。
ww4u·2023-12-26 05:12

216/300反思日记

图片发自App昨日目标工作①Mary公开课，制定两个表格（课后反思表，听课表）√②给孩子们培训。（模拟真实场景）√业余学习:①Gwen课堂练习√+分享一个词链。②阅读完芒格【误判心理学】。
李Polly·2023-12-26 05:39

第一次初中语文公开课

于细微处品父爱，于背影中读深情，于散文里回忆父子情。这是一篇父疼子，子爱父的回忆录。而我第一次准备这课也是压力山大。做得比较好的是比较连贯就串起来整个内容，时间把握刚好。而问题也出现不少，值得深思。备课组老师来了十来个，有教学丰富的熊老师，邹老师，陈老师，还有青年股干教师蔡老师，陈老师'，李老师。围绕我的这堂课，老师们给出了很多见解。首先备课没做好教学内容设计，授课内容偏少，重点不突出，课堂气氛比
简单中的快乐·2023-12-26 04:49

第二次《数字读心》公开课——复盘

第二次的数字读心分享，我做的是儿童场，是想蹭儿童节的热度，而且在第一次分享的时候，就做了预告，知道大约有10位朋友感兴趣。在第一个群里设置了满20人回复，就在该群分享，过了两三天，也没有达到这个数量，也证明群里不精准，就选用新群。是想着用这次儿童场做一次裂变的，我按照卢老师课程里的话术，编辑了一下，设计了一个简单的海报，发给群里有回复的人，可惜只有一个铁粉转发了朋友圈，她是解读过生日密码的，有一部
梁幻馨·2023-12-26 03:14

初入职场的白大褂

唯一的高科技是幻灯片，好像还是上公开课侥幸摆弄一下。白大褂能阻挡一部分粉笔灰尘，所以，也可能第一个穿白大褂的是位女教师。白大褂几乎成了讲台上的一道风景线。
最怜天上月q·2023-12-26 01:16

一节公开课的设计

《彩墨游戏》教学设计教材来源:三年级《美术(下册)》教科书/湖南美术出版社2012年版内容来源:三年级《美术(下册)》课时：共3课时（今授1课时）授课对象:三年级学生目标确定的依据1.课程标准相关要求依据课程标准相关对“造型表现”学习领域的要求，水墨画是中国传统给面的一种表现形式，具有悠久历史和深厚的文化内涵。本课的设置是以水墨做趣味性造型练习，用水调和墨色的浓淡干湿，生动地表现物象，将学生带入充
煊煊o0·2023-12-25 23:37

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求
Per_HR7·2023-12-25 23:48

公开课结束

今天上了公开课，一共有20多个老师听课。我对我自己的表现很不满意，觉得没有发挥出我的水平，时间把握不够好，感情我不丰富，还有些紧张。
颖雪晓晴2·2023-12-25 21:38

静

2018.6.22星期五晴今天开了一堂小学启蒙班的公开课，因为赶上孩子们今天领通知书，所有的孩子都表现得很浮躁。不过好在孩子们上课基本没有走神的，并表示出极大的兴趣。
e137b32b4680·2023-12-25 20:02

教师是什么？

教师可以当警察：因为整天在班里破案；教师可以当主持人：因为整天为公开课想游戏和花招；教师可以当演员：因为一会态度和蔼一会暴跳如雷；教师可以当清洁工：因为整天扫地、擦玻璃；教师可以搞工艺美术：因为整天写黑板
李李李哩·2023-12-25 20:50

【【IIC模块Verilog实现---用IIC协议从FPGA端读取E2PROM】】

IIC模块Verilog实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves·2023-12-25 17:05

【FPGA】Verilog 实践：优先级编码器 | Priority encoder

0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C·2023-12-25 17:52

趋动科技猎户座OrionX AI加速器资源池化软件——产品介绍

目前，云端AI算力主要由三类AI加速器来提供：GPU，FPGA和AIASIC芯片。这些加速器的优点是性能非常高，缺点是价格也非常高。今天由于缺乏高效经济的AI加速器虚拟化解决方案，绝大部分企业因无法构
virtaitech·2023-12-25 15:07

微信公开课2019，张小龙谈微信生态

小龙公开课记录，截止于11:05分好的产品设计原则源于博朗设计十大原则微信的初心是希望做成与时俱进的工具，公众平台的意义是帮助创造者体现价值小程序需要更有价值的应用给用户，未来会优化小程序的搜索小游戏是一个体现创意的地方
嗯哈_enha·2023-12-25 12:15

放假前要做的事情

十二号的月公开课，明天和后天准备。明天上午必须完成假期作业。walktwomoons备课。网上上课怎么上。认真研究。绘本也要认真研究。给自己找的事情有点难度。挑战一下。总想让自己的生活更丰富一些。
杜学智·2023-12-25 11:11

9月27日家作日结

图片发自App因这几天工作侧重于明天的公开课比赛，故昨天和今天的更正等细节工作还未跟进到位，还请各位家长监督今天能力的更正。谢谢！
陈陈琼·2023-12-25 10:46

FPGA扫盲文

姓名：吕红霞；学号：20011210203；学院：通信工程学院转自https://mp.weixin.qq.com/s/8_na7HzTAryQE5SRxjfwOA【嵌牛导读】本文介绍了FPGA的发展历程
Sundae_ae0b·2023-12-25 10:58

探寻FPGA技术的广泛应用与未来前景

目录1.FPGA的基础2.FPGA的工作原理3.FPGA的优势3.1灵活性3.2快速开发周期3.3高性能4.FPGA的应用领域4.1通信系统4.2图像处理4.3嵌入式系统4.4科学研究5.FPGA的未来展望
若忘即安·2023-12-25 09:23

《氓》：不是爱和恨那么简单

文/一笑作春风原创（首发公号“一笑作春风”）01爱恨这是一节公开课。我抛出了第一个问题：这是一首叙事诗，诗歌讲述了一个什么样的故事呢？一个很聪慧的男孩子回答我：这是一个由爱生恨的故事。哦？
一笑作春风·2023-12-25 09:02

【FPGA】分享一些FPGA视频图像处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:33

【INTEL（ALTERA）】 quartus使用Compute Express Link（CXL） 设计示例的 R-Tile IP 的 CSR 相关问题

说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题，面向ComputeExpressLink*（CXL*）Type2/3设计示例R-Tile英特尔®FPGAIP中的CSR访问数据宽度从
神仙约架·2023-12-25 08:03

【INTEL（ALTERA）】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题，IntelAgilex®7R-TileComputeExpressLink*（CXL*）1.1/2.0FPGAIP中设备ID
神仙约架·2023-12-25 08:03

自动驾驶学习笔记（二十一）——自动泊车系统

#Apollo开发者#学习课程的传送门如下，当您也准备学习自动驾驶时，可以和我一同前往：《自动驾驶新人之旅》免费课程—>传送门《Apollo开放平台9.0专项技术公开课》免费报名—>传送门文章目录前言泊车任务泊车过程硬件基础总结前言见
Mr.Cssust·2023-12-25 08:30

【FPGA】分享一些FPGA协同MATLAB开发的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:00

【华师考研】333教育学的免费公开课来啦！！

硕师教育邀请您参加2020年华师333教育综合基础班课时1（免费公开课）授课时间：2020/5/1520:00-22:30点击链接进入课程直播，或添加至课程直播列表：https://meeting.tencent.com
华南师大考研论坛·2023-12-25 07:07

基于FPGA的图像Robert变换实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览fpga的结果导入到matlab显示：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-12-25 07:30

宜宾五中 新学期 新气象 新希望

各年级综合课改公开课蓬勃开展极大促进教师们的交流和学习，提高课堂教学效率，促进学生全面发展，培养学生们的综合素质，减轻学生们的课后负担。
张俊华·2023-12-25 02:21

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。CSDN个人博客链接：https://blog.csdn.net/qq_44447544?
雪天鱼·2023-12-25 01:52

vivado 输出延迟

当考虑应用板时，此延迟表示以下各项之间的相位差：1.数据从FPGA的输出封装引脚通过板传播到另一个设备，以及2.相对基准板时钟。
cckkppll·2023-12-24 23:44

vivado I/O延迟约束

因为AMDVivado™集成设计环境（IDE）只能在FPGA的边界内识别时序，必须使用以下方法用于指定存在于这些边界之外的延迟值的命令：•set_input_delay•set_output_delay
cckkppll·2023-12-24 23:14

龙芯杯个人赛串口——做一个 UART串口——RS-232

2.波特率时钟生成器ParameterizedFPGAbaudgenerator3.RS-232transmitter数据序列化完整代码：4.RS-232receiverOversa
码尔泰·2023-12-24 21:38

LabVIEW与PID在温度测控系统中的应用

系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或Verilog）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发·2023-12-24 20:28

one wire（单总线）FPGA代码篇

一.引言单总线（OneWire）是一种串行通信协议，它允许多个设备通过一个单一的数据线进行通信。这个协议通常用于低速、短距离的数字通信，特别适用于嵌入式系统和传感器网络。二.onewire通信优点缺点优点：单一数据线：单总线仅需要一根数据线，这极大地简化了硬件连接。设备可以在同一总线上连接，并且通过地址来区分彼此。低成本：单总线协议不需要复杂的硬件，这降低了成本。这使其成为连接多个设备的经济实惠选
我来挖坑啦·2023-12-24 19:26

Verilog RAM/ROM的数据初始化

文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。
暴风雨中的白杨·2023-12-24 18:55

晨间日记：如何找到有价值的事情

自己下定决心要开始践行时间管理了，昨天在钉钉上跟老公一起学习了波波羊大叔的一节时间管理公开课。其中，核心观点是：找到有价值的事情，把这些事情高效的完成！
陈霜V·2023-12-24 18:46

【必读】从MII到RGMII，一文了解以太网PHY芯片不同传输接口信号时序！

1、概述  不管是使用FPGA还是ARM，想要实现以太网通信，都离不开以太网PHY芯片，其功能如下所示，FPGA或者ARM将以太网数据发送给PHY芯片，PHY会将接收数据转换成模拟的差分信号传输到RJ45
电路_fpga·2023-12-24 17:56

vivado 时钟延迟、抖动和不确定性

时钟延迟在板上和FPGA内部传播后，时钟边沿到达其目的地有一定的延迟。
cckkppll·2023-12-24 17:23

AG16KDDF256 User Manual

AGMAG16KDDF256是由AGMFPGAAG16K与DDR-SDRAM叠封集成的芯片，具有AG16KFPGA的可编程功能，提供更多可编程IO，同时内部连接大容量DDR-SDRAM。
Embeded_FPGA·2023-12-24 17:21

“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）

为了简化调试，所以采用UART串口来控制MDIO的读写，PC端通过UART向FPGA发送读写PHY芯片寄存器的指令，FPGA通过MD
电路_fpga·2023-12-24 17:50

日常琐事

图片发自App午饭几个朋友在外面吃，我翻看手机，网易公开课app有个一万分钟计划，决定试试，每天开车回家的路上听三十分钟读书分享。晚
一年四季读书吧·2023-12-24 15:26

修心日记，2019年1月1日

上期修复关系公开课，我们组的一个学员正处在一种比较低谷迷茫的时期，感觉她还是非常渴望走进来学习，可由于经济紧张，一时拿不出8000的学费来。我没有想过其他的一些不确定因素，只要是能帮到
别来无恙朱梅·2023-12-24 14:00
上一页 30 31 32 33 34 35 36 37 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他