FPGA公开课

2019-08-28

FPGA时序分析基础时钟的建立时间和保持时间时钟沿建立时间和保持时间之间的关系建立时间（）是指在时钟上升沿到来之前数据必须保持稳定的时间，保持时间（）是指在上升沿到来以后数据必须保持稳定的时间。
monogolue·2023-12-18 18:23

《再塑生命的人》教学设计（公开课）

教学目标：1.通过海伦•凯勒前后的的变化，间接感受莎莉文老师的形象。2.通过具体的语言、神态、动作的分析，直接了解莎莉文老师的形象。教学过程一、初读浅说1.积累字词，读读写写部分的词语。2.默读课文，注意旁批的提示与问题，并试着用读读写写部分的词语复述课文内容。莎莉文老师来之前：小心翼翼、疲倦不堪莎莉文老师来之后：惭愧、悔恨、恍然大悟、花团锦簇、美不胜收二、再读品情齐读第一自然段。紧扣“回想此前和
草本儿·2023-12-18 18:44

一节习作课

这是家常公开课上，必然要做的事情。也许一些老师会舍去这
欧小丽·2023-12-18 18:05

D66.课题

这个学期，安排了四节有关课题的公开课，同事评价都相当不错，今天的课，我也非常满意。两年前，学校同时立项的有三个级别的课题，省，市，区。我申报的是市级，很幸运获得了通过。
会思想的蒹葭·2023-12-18 14:39

继续精进自己，越来越喜欢舞台了

中午饭来不及吃，我和林群老师就往公明方向出发，下午2点，公明刘总的华商培训学校有半天的父母沟通公开课，林老师主讲，我是主
杨子·2023-12-18 12:05

意难平

为了这次公开课，虽说没有全力以赴，但也有付出，这段时间一直改教案，做课件，心里盘算:今天上完算是告一段落。结果评课时被告知又得再上一节课磨课，我一下子就弹起来:上课也很辛苦，不能你们想怎么样就怎么样!
风来过·2023-12-18 12:56

离子课堂|张岳农教授分享离子医学技术在睡眠障碍领域的应用

2021年4月11日，张岳农教授在米勒之声·公开课中提到：“还原离子在国内使用的比较少，离子医学还原离子技术是具有抗氧化作用（还原力）小粒径的负离子。负离子有着净化空
致佳reltec·2023-12-18 11:04

过来人建议：LoadRunner新手速来了解

点击链接加入QQ群522720170（免费公开课、视频应有尽有）：https://jq.qq.com/?
测试帮日记·2023-12-18 10:58

转 [Verilog] Quartus II 13.0下载安装和HelloWorld

主页：元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的FPGA
元存储·2023-12-18 09:39

紫光FPGA学习之常见报错

紫光pangodesignsuite报错：一、4005:[D:/**/rtl/burstORsingle.v(linenumber:47)]Logicforddr_head_addr_rrdoesnotmatchastandardflip-flop.看来看去都没有发现这个定义没有问题呀，检查发现：原来代码：always@(posedgei_clkornegedgerst_n)beginif(!rs
@晓凡·2023-12-18 08:49

紫光FPGA DDR3 IP使用和注意事项（axi4协议）

紫光DDR3IP使用对于紫光ddr3IP核的使用需要注意事情。阅读ddrip手册：1、注意：对于写地址通道，axi_awvalid要一直拉高，axi_awready才会拉高。使用的芯片型号时PG2L100H-6FBG676，不同的型号IP核接口和axi的握手协议也不一样（一定要注意），这点要注意，这也给我挖了一个很大的坑，一把心酸一把泪啊。下图是上板之后通过debug和jtag_hubIP核抓取的
@晓凡·2023-12-18 08:42

FPGA设计与实战之时钟及时序简介1

文章目录一、时钟定义二、基本时序三、总结一、时钟定义我们目前设计的电路以同步时序电路为主，时钟做为电路工作的基准而显得非常重要。简单的接口电路比如I2C、SPI等，复杂一点接口比如Ethernet的MII、GMII等接口，它们都有一个或多个时钟信号。那么什么是时钟信号？它有哪些特性和参数呢？如上图所示，时钟信号简单而言是一种具有特定频率和确定占空比的周期性重复的数字信号。时钟通常具有以下参数：频率
zuoph·2023-12-18 08:22

VHDL实验：基于有限状态机实现秒表

思路分析：参考知乎上的这篇文章FPGA|FiniteStateMachine有限状态机，对比两种状态机：1.Mealy型状态机2.Moore型状态机：从这两张图上看，这两种状态机的唯一区别在于决定输出的是什么
非洲蜗牛·2023-12-18 08:20

FPGA引脚分配的问题

今天在做一个FPGA的实验时，在引脚分配时失败了，出现了如下报错：我当时分配的引脚是PIN_AE19，然而奇怪的是我之前并未分配这个引脚，我使用的开发工具是QuartusII9.1WebEdition，
非洲蜗牛·2023-12-18 08:20

GoWin FPGA, GPIO--- startup1

一个Bank只能用一个电压，假如同一个Bank，在引脚里设置不同的电压，编译不过。解释说明2.错误引脚限制以上编译设置会导致编译错误。
Kent Gu·2023-12-18 08:50

FPGA简易加减法计算器设计

题目要求：（1）设计10以内的加减法计算器。（2）1个按键用于指定加法或减法，一个用于指定加数或被加数，还有两个分别控制加数或被加数的增加或减少。（3）设置的结果和计算的结果用数码管显示。本实验我还是将其视作Mealy型向量机，具体的见我之前关于秒表的内容：VHDL实验：基于有限状态机实现秒表按照题目意思，有4个键是必不可少的，但我还是决定增加两个推键，本实验状态图如下：S0：初态模式，所有数码管
非洲蜗牛·2023-12-18 08:16

日结 2022-05-26 周四

每日必做：今天想开始增加每日做广播体操今天：1、校内核酸2、今天继续软件功能测试3、修改公开课发言稿4、修改教学设计5、做广播体操有感今天试着做第九套广播体操，发现真是觉得手眼脑脚哪哪儿都协调，看着那么简单的动作
小鱼儿_yzh·2023-12-18 06:50

如何开发一个prompt?prompt的使用有哪些原则？

提示词迭代开发写提示词时，第一次尝试是值得的，反复完善提示，获得越来越接近你想要的结果原文来源于B站吴恩达提示工程教学公开课。
贾欣晓·2023-12-18 05:55

43/300-20.19.1.29——今日复盘

2.听了张小龙的微信公开课，慢慢骑车回来，一路听。一开始是手机听只能正常倍数，后面换成腾讯视频，1.5倍数，听
青鱼周周·2023-12-18 05:57

【INTEL（ALTERA）】Agilex7 FPGA Development Kit DK-DK-DEV-AGI027RBES 编程/烧录/烧写/下载步骤

DK-DEV-AGI027RBES的编程步骤：将USB电缆插入USB端口J8（使用J10时，DIPSWITCHSW5.3（DK-DEV-AGI027RES和DK-DEV-AGI027R1BES）和SW8.3（DK-DEV-AGI027RB和DK-DEV-AGI027-RA）应关闭）。将DIP开关SW2设置为[on：off：off：X]（第4位无关）。您可以遵循已在硬件上验证的这种组合：SW1=开/
神仙约架·2023-12-18 03:37

【FPGA】电梯楼层显示（简易）

前言这是作者室友的项目，本来不管作者事儿的，但是后来听到说是室友去网上找人花了80块买了个劣质的，不仅是从CSDN上抄的，而且使用的板子还不符合室友的要求。可叹作者心软啊，顺便给室友做了。在代码实现部分会给出设计理念和分析，整体资源可以直接下载压缩包（手机端依然看不到，还是不知道为什么）。题目需求及分析需求基于双向计数器设计一个电梯楼层显示电路说明：设计多层电梯楼层显示电路。电梯每经过一层，“楼层
Akiiiira·2023-12-18 03:03

【Xilinx】开发环境（七）- vitis开发环境-开发工程构建

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。
有意思科技·2023-12-18 02:17

【Xilinx】开发环境（六）- vitis开发环境介绍和安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。
有意思科技·2023-12-18 02:16

xilinx原语介绍及仿真——ODELAYE2

IOB、IDELAYE2、ILOGIC、OLOGIC进行了讲解，还剩下ISERDESE2、OSERDESE2、ODELAYE2原语，本文对ODELAYE2进行讲解，该原语只有HPbank才有，即7系列FPGA
电路_fpga·2023-12-18 00:51

xilinx原语详解及仿真——OSERDESE2

1、概括OSERDESE2  OSERDESE2（OutputParallel-to-SerialLogicResources是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源。
电路_fpga·2023-12-18 00:51

xilinx原语介绍及仿真——IDDR

  IDDR的主要功能就是将输入的双沿信号转换为单沿信号输出给FPGA内部逻辑进行使用，IDDR位于通1中的ILOGICE部分，在讲解IDDR使用前，需要了解ILOGICE的结构及功能。
电路_fpga·2023-12-18 00:21

xilinx原语详解及仿真——ODDR

1、OLOGIC  OLOGIC块位于IOB的内侧，FPGA内部信号想要输出到管脚，都必须经过OLOGIC。
电路_fpga·2023-12-18 00:21

基于FPGA的HDMI编码模块设计——OSERDESE2

  前文通过ODDR实现了HDMI数据编码的单沿与双沿采样的转换，如下图1所示：图1ODDR实现单沿转双沿  上图先通过拼接逻辑和并串转换，将10位并行数据先转换为2路串行数据，然后通过ODDR将两路串行的单沿数据转换为1路双沿采样的串行数据。Xilinx还存在一个原语，可以直接将并行的单沿数据转换为串行的双沿采样数据，与ODDR复用相同的硬件资源OLOGIC，就是OSERDESE2原语。  前文
电路_fpga·2023-12-18 00:21

verilog基本语法-case语句-译码电路，编码电路，选择器电路

这些都是使用FPGA的过程中经常用到的，但是容易忽视他的设计原理。本节通过基本的verilog语句来测试这些电路的构造原理。使用case
q511951451·2023-12-18 00:20

轻松搭建FPGA开发环境：第三课——Vivado 库编译与设置说明

工欲善其事必先利其器，很多人想从事FPGA的开发，但是不知道如何下手。既要装这个软件，又要装那个软件，还要编译仿真库，网上的教程一大堆，不知道到底应该听谁的。
千宇宙航·2023-12-18 00:49

视频数据卡设计方案：120-基于PCIe的视频数据卡

产品固化FPGA逻辑，实现PCIe的连续采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发，如连续信号采集、数据处理算法、网络通讯等，开发效率高、难度小。
hexiaoyan827·2023-12-18 00:49

基于FPGA的HDMI编码模块设计（包含工程源文件）

  前文已经通过FPGA实现了TMDS视频编码的算法，也对单沿数据采样转双沿数据采样的ODDR原语做了详细讲解和仿真验证，本文将这些模块结合，设计出HDMI编码模块，在HDMI接口的显示器上显示一张图片
电路_fpga·2023-12-18 00:19

开刷：《信号与系统》 Lec #24 巴特沃斯滤波器

视频课可以在网易公开课看到，搜索MIT的信号与系统，老师就是课本的作者。
yangh_·2023-12-17 23:36

FPGA-篮球计分计时器的设计

这次的任务相对上次来说代码书写的更为规范和简洁任务一、篮球计分器功能：按照篮球赛赛制进行设计。须具有24秒倒计时功能，十二分钟计时功能，暂停功能，进球计分功能（1分，2分，3分）等。可再自由发挥。要求：比分与计时须在数码管实时显示，显示状态可通过按键或者拨码开关切换，计分可通过按键进行设计（不限制）。设计：sw1暂停sw224秒倒计时sw3显示计时或者得分key01分key12分key23分key
Vuko-wxh·2023-12-17 18:38

【FPGA】两位显示任意进制计数器（最高100进制）

最近在搞数电实验，其中主要以FPGA去实现。关于这篇文章，主要也就是心血来潮想分享一下，实际上也没什么难度，所以就随便写写，顺便把原码发出来。有具体问题的话可以直接dd作者，看到了会回的。
Akiiiira·2023-12-17 18:36

【FPGA】综合设计练习题目

前言这是作者这学期上的数电实验期末大作业的题目，综合性还是十分强的，根据组号作者是需要做“4、篮球比赛计分器”，相关代码会在之后一篇发出来，这篇文章用于记录练习题目，说不定以后有兴趣或者有时间了回来做做。题目汇总题目中的基本要求必须实现，可根据现实生活添加功能使得设计更真实可用。1、数字秒表（初级）设计一个能显示“00~59”的数字秒表。该秒表还具有停振、计数、保持及复位的功能。补充说明：这个在上
Akiiiira·2023-12-17 18:36

【FPGA】篮球比赛计分器

前言相比之前的秒表，这个题目的难度略有提升，虽然总体架构还是基于计数器的设计，但是需要添加其他的模块，还是有些挑战性的。在代码实现部分会给出设计理念和分析，整体资源可以直接下载压缩包（手机端依然看不到，还是不知道为什么）。题目需求及分析需求(1)可以进行不同分值的得分计数；(2)用LED等表示裁判给出的犯规类型；(3)可以显示当前领先队伍编号；(4)用循环彩灯设计啦啦队加油信号。分析1、可以进行不
Akiiiira·2023-12-17 18:32

【原】【TED】如何掌控你的自由时间

TED讲师：LauraVanderkam播放地址：【TED】如何掌控你的自由时间_【TED】如何掌控你的自由时间_网易公开课一、基本上每个人都会有的错觉1、我肯定很守时，但事实不是2、我有很多诀窍来来节省各种零碎的时间少看电视二
Bernard峥·2023-12-17 17:00

“翻转课堂与微课程教学法”之我见

我在七八年前就听过翻转课堂的公开课，本月再读这本书，更加深了我对翻转课堂与微课程教学法的认识。
孟的简书·2023-12-17 17:11

西南科技大学数字电子技术实验六（智力竞赛抢答器的设计及FPGA实现）FPGA部分

一、实验目的进一步掌握D触发器，分频电路，多谐振荡电器，CP时钟脉冲元等单元电路的设计。二、实验原理三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）逻辑代码：modulecontend(inputwireclk,rst,start,inputwire[3:0]k,outputreg[3:0]led);always@(posedgeclkornegedgerst)beginif(!rst)
Myon⁶·2023-12-17 17:33

基于FPGA的数字时钟设计与实现（含源码）

随着数字电子技术的不断发展，基于FPGA（现场可编程门阵列）的数字时钟设计方案逐渐成为了一种流行的选择。
Tony小周·2023-12-17 16:34

FPGA——spi代码篇

一、FPGA开发SPI基础为了避免每次SPI驱动重写，直接参数化，尽量一劳永逸。SPImaster有啥用呢，你发现各种外围芯片的配置一般都是通过SPI配置的，只不过有三线和四线。
我来挖坑啦·2023-12-17 15:57

♞打造不可取，但引领是必须的

接着讲述一些名师是如何通过"打造"的方式，打磨公开课，优先培训的机会，大力宣传等一系列手段煅烧出一批名师，
71e76170f4ae·2023-12-17 11:48

课设：FPGA音频均衡器 verilog设计及仿真 加报告

FPGA音频均衡器：将音频处理发挥到极致引言：随着音频技术的不断进步和音乐产业的飞速发展，人们对于音质的要求越来越高。
QQ_778132974·2023-12-17 09:25

Quartus 18.1软件及支持包安装教程

安装前最好关闭电脑的杀毒软件和防火墙安装包可以到Quartus官网下载需要的版本，注意选择操作系统Quartus官网：FPGA设计软件-英特尔®Quartus®Prime(intel.cn)下载解压后以管理员的身份运行
春风沂水丶·2023-12-17 09:52

西南科技大学数字电子技术实验六（智力竞赛抢答器的设计及FPGA实现）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）设计思路：抢答器能正常运行的前提是主持人按下允许装置上的允许抢答装置，为实现这一功能需要将主持人的开关接到4D触发器的复位端。为实现当其中一位选手抢答成功后，其他选手不能继
Myon⁶·2023-12-17 08:07

《数字时代的学与教》共读活动心得体会

脑海中不禁浮现出平时的公开课中常见的情形：老师们将文本中精彩的语段用一张张精美的图片或是一段段有声有色的视频直接呈现给学生，觉得这就是在帮助学生理解文字。又忆及有些老师在
麦小黄芳·2023-12-17 07:23

磨课小英雄，勇往直前，GO GO GO

图片发自App行内人士都知道：一堂精彩的公开课背后往往有很多看不见的付出。
想飞的乌龟恋着蓝天·2023-12-17 07:10

乘风破浪的六（5）班11.3

作为一个新老师，阳阳老师的公开课和我当年刚参加工作时教学风格很相似，大体就是图片导入——初读课文——整体感知——精读课文，课堂
云麓·2023-12-17 04:34

赚钱，是最好的修行

走过7年教龄说实话，现在除了上公开课会把脑细胞拆一遍激发些创造力，其他每天都按部就班，没什么实际成长，人也在变懒。
我是坏蛋蝈蝈·2023-12-17 02:27
上一页 34 35 36 37 38 39 40 41 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他