FPGA公开课第40页

如何分配FPGA管脚

如何有效的利用FPGA的资源，管脚分配也是必须考虑的一个重要问题。

程老师讲FPGA·2023-12-16 05:55

147强大的内心强大的团队2019.4.18

3.配合梁老师开展食育公开课磨课。每天一个小进步：如果有人问近段时间忙吗？工作累吗？那我可以大胆的告诉你吧，这段时间工作很忙也很累，但是还得咬着牙坚持下去。

钟小葵zxk·2023-12-16 03:26

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（PCIE）

简介相对于其他高速IO接口应用，PCIE协议有专门的的IP来进行操作，通过8对输入高速IO，以及输出高速IO，来实现PCIEX8功能。原理框图原理图软件调用

Eidolon_li·2023-12-16 00:59

基于FPGA的视频接口之高速IO（光纤）

简介对于高速IO口配置光纤，现在目前大部分开发板都有配置，且也有说明，在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口，以及硬件配置，可以实现对于光纤的收发功能，由于GTX的速率在500Mbs到10Gbps之间，但通道高速io可配置光纤10G硬件，物理通完成，则可传输常见的光纤协议，例如UDP协议，FC-AC协议，ARINC818协议等来完成对于视频的发送和接收功能。原理框图如上图

Eidolon_li·2023-12-16 00:24

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI

9527华安·2023-12-15 23:10

FPGA高端项目：图像采集+UltraScale GTY + PCIE，aurora 8b/10b编解码+PCIE视频传输，提供工程源码和QT上位机源码和技术支持

9527华安·2023-12-15 23:10

FPGA UltraScale GTY 全网最细讲解，aurora 8b/10b编解码，板对板视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI

9527华安·2023-12-15 23:39

心理日记1

昨天看网易公开课，发现上面说的一个心理学现象，就是在公共场合，总觉得别人会很关注自己，从而放大了一些小事情的影响力，比如说在聚会上把饮料倒到了身上，觉得别人都在看自己觉得很尴尬。

张小咪的秘密世界·2023-12-15 23:47

FPGA高端项目：UltraScale GTH + SDI 视频解码，SDI转DP输出，提供2套工程源码和技术支持

9527华安·2023-12-15 23:30

cordic 算法学习记录

参考：b站教学视频FPGA：Cordic算法介绍与实现_哔哩哔哩_bilibiliFPGA硬件实现加减法、移位等操作比较简单，但是实现乘除以及函数计算复杂度高且占用资源多，常见的计算三角函数/平方根的求解方式有

little ur baby·2023-12-15 21:38

这张千年历史“照片”真实再现唐朝皇族生活景象！

评论回复：公开课，获取100节公开课视频咱们今儿说的这张“照片”有千年的历史▲阙楼仪仗图这张千年历史“照片”真实再现唐朝皇族生活景象！

墨客书法赏析·2023-12-15 20:06

FPGA主芯片选型

第一步：选定器件特色（重点关注FPGA的专用资源）1、高速BANK的引脚①若需要高速接口，需要多少个通道②每个通道的最高收发速度是多少。

客家元器件·2023-12-15 20:12

7.MATLAB变量——矩阵操作二

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2023-12-15 20:30

6.MATLAB变量——矩阵操作一

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------

fpga和matlab·2023-12-15 20:29

由家长会想到的...

在假期中更是集中时间提升自己，并且首次开办了高考志愿讲座公开课。班会中他举例子，提到了“冬奥冠军背后的故事”、“东数西算”，这都是实时新闻的热点话题，刚刚在身边发生的事情，孩子

青色的风筝·2023-12-15 19:57

289.期2.0践行第三周周检视2021.12.12

3.事业易效能合伙人开启49天天使营的工作.运行3周，这周迎来了叶老师的公开课。有一位伙伴联报。4.财富5.成长

奔跑的郑同学·2023-12-15 19:43

【INTEL（ALTERA）】 quartus 专业版软件 23.4 中模拟以太网子 FPGA IP 时p_ss_app_st_tx_ready 信号变为 X

问题描述选择启用前导码直通参数时，为什么在模拟以太网子英特尔®FPGAIP系统的40GbE和50GbEIntelAgilex®7F-Tile变体时，p_ss_app_st_tx_ready信号变为X。

神仙约架·2023-12-15 18:32

【INTEL（ALTERA）】 quartus错误“英特尔 FPGA IP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ

错误“英特尔FPGAIP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为OS

神仙约架·2023-12-15 18:02

女儿的小情绪（58）

回家后就有点委屈的哭了，说是头疼的厉害，浑身不舒服，学校的公开课也没去参加，挺内疚的。我就跟女儿聊了聊天，缓解一

lay李·2023-12-15 18:00

2019-03-25每日复盘52/100

004下午开了行政会，安排南平市数学学科骨干教师公开课，八年级临时更改月考时间差点影响到公开课

雪狼K·2023-12-15 17:38

经典教师学生成绩sql面试题再次来袭1(附答案)

点击链接加入QQ群229390571（免费公开课、视频应有尽有）：https://jq.qq.com/?

测试帮日记·2023-12-15 16:03

用产品思维找工作

然后我便极力的想要去补充自己的知识库，去学习，去更深入的接触产品这个职位，突然，我看到了一个公开课，有关互联网人的职业路径，包括职业规划和用产

可达亚·2023-12-15 16:31

假期结束，明天开学

下个大周，我要准备讲一节公开课，我要把月考之前需要准备的复习资料准备好，我还需要想想怎么还钱……很忙！就这样吧！

简九月·2023-12-15 14:51

值得拥有的APP，诚心推荐给热爱生活的你！

（1）网易公开课:提升眼界视频app（五颗星推荐）——收录了国内外各个名校课程，还有演讲、技能、职场等专题，而且很多还是免费的。

阿秀和帅呆呆·2023-12-15 13:02

周三的时光（教育碎碎念之387）

一场秋雨一场寒，迎着小雨我们来到了单位，伴着孩子们的嬉笑开启了新的一天❤️上午的例会让我们走在乡镇五统一的路上，二胎娃们的入园高峰期让我们来年的收生有了场地的限制，一下子紧张感迸发，与老师教研活动的开展，本学期的公开课与教师试用期考核陆续提上日程

初心云儿·2023-12-15 13:18

verilog基础语法，wire,reg,input,output,inout

在FPGA中的基本定义为wire，reg，input,output,inout。只有正确的认识到这些基本概念，才能进行正确的开发。

q511951451·2023-12-15 12:58

verilog语法基础-移位寄存器

本节针对移位寄存器的基本应用场景给出基本的模版，并观测FPGA综合后的结构图。

q511951451·2023-12-15 12:57

verilog基础语法-计数器

概述：计数器是FPGA开发中最常用的电路，列如通讯中记录时钟个数，跑马灯中时间记录，存储器中地址的控制等等。本节给出向上计数器，上下计数器以及双向计数器案例。

q511951451·2023-12-15 12:57

verilog基本语法-时序逻辑基础-记忆单元

通常不会使用锁存器来保存信息，但是在FPGA中，保留了大量的锁存器的功能，这是因为触发器本身是由锁存器构造成的，保留锁存器功能并不会消

q511951451·2023-12-15 12:45

【【RGB LCD字符和图片的显示实验】】

RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之FPGA开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的

ZxsLoves·2023-12-15 12:10

verilog语法基础-算术运算

FPGA能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算，减法运算，乘法运算，和左移除法运算。其中加法运算和减法运算可以看成一种运算。本节主要讨论简单的算术运算结构。

q511951451·2023-12-15 12:36

HI3559AV100和FPGA 7K690T的PCIE接口调试记录-续

上文https://blog.csdn.net/fzktongyong/article/details/134963814?spm=1001.2014.3001.5501上一篇文中PCIE实测速度和理论计算有较大偏差，经过尝试后有所提升。1、提升效果1）、RC写操作，实测速度817MB/s（410+407）先前为670MB/s。2）、RC读操作，实测速度710MB/s（357+353）先前为500

雨之小·2023-12-15 12:04

【FPGA/verilog -入门学习12】Verilog可配置的PWM设计，参数传递的3种方式

需求：基于任务（task）的PWM设计仿真验证需求分析：1,需求实现可配置PWM输出（频率，占空比）2,输入，输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数，0~分频最大值，o_pwm在计数到0~正数占空比来临前置高，其他时间置

王者时代·2023-12-15 12:33

vivado约束方法4

它分析了网表、时钟网络连接和现有的定时限制，以便根据《超快设计方法指南》提供建议用于FPGA和SoC（UG949）。以下11涵盖了三类约束页面，然后是摘要。

cckkppll·2023-12-15 12:03

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）（1）激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0设

Myon⁶·2023-12-15 12:31

西南科技大学数字电子技术实验四（基本触发器逻辑功能测试及FPGA的实现）FPGA部分

4、学会用FPGA实现本实验内容。

Myon⁶·2023-12-15 12:30

西南科技大学数字电子技术实验四（基本触发器逻辑功能测试及FPGA的实现）预习报告

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）（1）D触发器特征方程：Qn+1=D特性表：DQnQn+1100010101111（2）JK触发器特征方程特性表：JKQnQn+1000000110100011010011

Myon⁶·2023-12-15 12:55

FPGA知识汇集-ASIC移植中的FPGA芯片划分

通常，FPGA单芯片难以容纳下整个ASIC设计，因此需要将整个系统划分到多颗FPGA芯片中运行（见图1），工程师往往需要借助原型验证平台来实现这样的目标。

FPGA技术联盟·2023-12-15 11:33

FPGA芯片选型十步

FPGA芯片选型十步拍明芯城拍明芯城元器件交易平台www.iczoom.comFPGA全称是FieldProgrammableGateArray，中文名是现场可编程门阵列，是一种硬件可重构的集成电路芯片

bk094·2023-12-15 11:28

特权FPGA 学习笔记

存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；以task的方式封装testbench子程序，以提高复用程度；模板中，vho是vhdl模板，veo是verilog模板；runblockautomation，实际实例化相关的处理器模块生成bdoutput之后，再生成wrapper顶层文件，再exportHardware到SDK，打开SDK后就会有文件mem_

chinxue2008·2023-12-15 11:55

特权FPGA 第二章笔记

原本官方那本，按章顺路走，反而枯燥，重新找了一本重读。1.应用领域，与传统处理器比，实时性是一大优势；信号处理，协议接口;2.功能仿真，时序约束；3.注释应解释与实现的功能相关，而不是该语句本身；4.

chinxue2008·2023-12-15 11:25

特权FPGA学习笔记

门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，HDL存在且未被C取代，工具的着眼点就是面向底层调参，而把中间硬件参屏蔽掉，直接面向业务，FPGA

chinxue2008·2023-12-15 11:25

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）逻辑代码：moduletotal_sum(inputwirerst,y,k,outputwiresum,outp

Myon⁶·2023-12-15 11:46

数字滤波器：MATLAB常用函数

数字滤波器：MATLAB常用函数数字滤波器的MATLAB与FPGA实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数在进行数字信号处理仿真或设计时，经常需要产生随机信号

小小低头哥·2023-12-15 10:54

【Verilog】 FPGA程序设计---Verilog基础知识

目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序

无损检测小白白·2023-12-15 10:21

Quartus II + Modelsim 脚本仿真

软件版本：Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档：Questa*-Intel®FPGAEditionQuick-Start:Intel®Quartus

GBXLUO·2023-12-15 10:20

【FPGA】数字电路设计基础

在IC/FPGA逻辑设计里面，一般只能处理数字信号，当然，现在有一些高端的FPGA，

无损检测小白白·2023-12-15 10:41

移植Modelsim仿真工程

环境软件路径公司PC1QuartusIIPrimePro21.4C:\intelfpga_pro\21.4\quartus\bin64\qpro.exeModelSimSE-6410.5C:\modeltech64

GBXLUO·2023-12-15 10:11

您知道您自己和孩子的天赋优势吗？

今天公开课听课，学生提到最烦妈妈在她面前提到隔壁家某某，只要一提到某某，无名之火立马往上窜。相信我们大家听到这，大多会有同感，会心一笑，感叹”好可恶的隔壁家某某........

淑琴书社·2023-12-15 09:33

推荐频道

FPGA公开课