E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA勇往直前
7.MATLAB变量——矩阵操作二
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:30
matlab
矩阵
线性代数
矩阵操作
6.MATLAB变量——矩阵操作一
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:29
matlab
矩阵
开发语言
【INTEL(ALTERA)】 quartus 专业版软件 23.4 中模拟以太网子
FPGA
IP 时p_ss_app_st_tx_ready 信号变为 X
问题描述选择启用前导码直通参数时,为什么在模拟以太网子英特尔®
FPGA
IP系统的40GbE和50GbEIntelAgilex®7F-Tile变体时,p_ss_app_st_tx_ready信号变为X。
神仙约架
·
2023-12-15 18:32
INTEL(ALTERA)
FPGA
fpga开发
网络
intel
altera
quartus
【INTEL(ALTERA)】 quartus错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ
错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为OS
神仙约架
·
2023-12-15 18:02
fpga开发
quartus
梦想催我前行
每个人的心中都怀揣着梦想,即使是逆风局,也要
勇往直前
,努力去实现。——题记梦想向人生的主路标,指引着我们前进;梦想像力量的源泉,给我们不竭的动力;梦想像永恒的翅膀,带我们飞向属于自己的蔚蓝天空。
殇_297a
·
2023-12-15 18:39
2022值得深思的一段话
4、一样的灾难,有人阳光向上,
勇往直前
有人怨天尤人,甚至仇恨社会,这是心理免疫力。这场灾难,是个大浪淘沙的过程,对所有人的体质、阅历、认知、人性、良知、勇气、思想、道德、灵魂、
金生馨
·
2023-12-15 17:35
在绝望中寻找希望,人生终将辉煌
俞敏洪的奋斗史作者:俞敏洪出版社:中信出版集团感受俞敏洪,三次高考,从农村考到中国最好的大学—北京大学,在大学里自卑,没有谈过恋爱,创业后遇到了种种困难,利益,情感,权力的纠葛并没有让他放弃他热爱的教育事业,他
勇往直前
苏淑然
·
2023-12-15 15:54
二十八岁的梦
千军万马,
勇往直前
。这是三国每一位将帅的生活,当然,这也是杨凯然的生活,对于三国,他有火一样的热情,对于三国题材的书籍,他都会孜孜不倦地阅读,对于三国内容的说书,他都听得津津有味。
e42f0f1fc957
·
2023-12-15 15:10
聚餐
老大哥黄哥,年方六十,今年己退休了,但身体极好,我视他为冬泳的精神偶象,每次下水前从不热身,干净利落,直接入水,是他陪伴我走过了冬泳的最艰难时刻,感恩他的正能量,乐观开朗感染了我,带领我在冬泳的过程中
勇往直前
安福
·
2023-12-15 14:47
坚强,我心
兄弟姐妹一条心,
勇往直前
战疫情,筑起坚固防疫城墙。每一个社会人,坚强我心,护佑家园。做为身在其中的人,感受着虽是防范区域,小区
海之贝
·
2023-12-15 13:13
verilog基础语法,wire,reg,input,output,inout
在
FPGA
中的基本定义为wire,reg,input,output,inout。只有正确的认识到这些基本概念,才能进行正确的开发。
q511951451
·
2023-12-15 12:58
fpga开发
wire和reg
input和ouput
verilog语法基础-移位寄存器
本节针对移位寄存器的基本应用场景给出基本的模版,并观测
FPGA
综合后的结构图。
q511951451
·
2023-12-15 12:57
fpga开发
verilog基本语法
移位寄存器
数据延迟链
verilog基础语法-计数器
概述:计数器是
FPGA
开发中最常用的电路,列如通讯中记录时钟个数,跑马灯中时间记录,存储器中地址的控制等等。本节给出向上计数器,上下计数器以及双向计数器案例。
q511951451
·
2023-12-15 12:57
fpga开发
verilog语法基础
计数器
verilog基本语法-时序逻辑基础-记忆单元
通常不会使用锁存器来保存信息,但是在
FPGA
中,保留了大量的锁存器的功能,这是因为触发器本身是由锁存器构造成的,保留锁存器功能并不会消
q511951451
·
2023-12-15 12:45
fpga开发
verilog基本语法
数据存储单元
锁存器
触发器
寄存器
【【RGB LCD字符 和图片的显示实验】】
RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之
FPGA
开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的
ZxsLoves
·
2023-12-15 12:10
FPGA学习
图像学习
fpga开发
verilog语法基础-算术运算
FPGA
能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算,减法运算,乘法运算,和左移除法运算。其中加法运算和减法运算可以看成一种运算。本节主要讨论简单的算术运算结构。
q511951451
·
2023-12-15 12:36
fpga开发
算术运算
verilog基本语法
算术运算电路结构
HI3559AV100和
FPGA
7K690T的PCIE接口调试记录-续
上文https://blog.csdn.net/fzktongyong/article/details/134963814?spm=1001.2014.3001.5501上一篇文中PCIE实测速度和理论计算有较大偏差,经过尝试后有所提升。1、提升效果1)、RC写操作,实测速度817MB/s(410+407)先前为670MB/s。2)、RC读操作,实测速度710MB/s(357+353)先前为500
雨之小
·
2023-12-15 12:04
pcie
3559
PCIE
【
FPGA
/verilog -入门学习12】Verilog可配置的PWM设计,参数传递的3种方式
需求:基于任务(task)的PWM设计仿真验证需求分析:1,需求实现可配置PWM输出(频率,占空比)2,输入,输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数,0~分频最大值,o_pwm在计数到0~正数占空比来临前置高,其他时间置
王者时代
·
2023-12-15 12:33
verilog
&FPGA
fpga开发
学习
vivado约束方法4
它分析了网表、时钟网络连接和现有的定时限制,以便根据《超快设计方法指南》提供建议用于
FPGA
和SoC(UG949)。以下11涵盖了三类约束页面,然后是摘要。
cckkppll
·
2023-12-15 12:03
fpga开发
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0设
Myon⁶
·
2023-12-15 12:31
西科大数模电实验
fpga开发
西科大
数电实验
mutisim
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)
FPGA
部分
4、学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-12-15 12:30
西科大数模电实验
fpga开发
mutisim
diamond
西南科技大学
数电实验
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)D触发器特征方程:Qn+1=D特性表:DQnQn+1100010101111(2)JK触发器特征方程特性表:JKQnQn+1000000110100011010011
Myon⁶
·
2023-12-15 12:55
西科大数模电实验
fpga开发
西南科技大学
mutisim
数电实验
FPGA
知识汇集-ASIC移植中的
FPGA
芯片划分
通常,
FPGA
单芯片难以容纳下整个ASIC设计,因此需要将整个系统划分到多颗
FPGA
芯片中运行(见图1),工程师往往需要借助原型验证平台来实现这样的目标。
FPGA技术联盟
·
2023-12-15 11:33
硬件原理设计
硬件设计
FPGA
fpga开发
人工智能
FPGA
芯片选型十步
FPGA
芯片选型十步拍明芯城拍明芯城元器件交易平台www.iczoom.com
FPGA
全称是FieldProgrammableGateArray,中文名是现场可编程门阵列,是一种硬件可重构的集成电路芯片
bk094
·
2023-12-15 11:28
fpga开发
特权
FPGA
学习笔记
存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;以task的方式封装testbench子程序,以提高复用程度;模板中,vho是vhdl模板,veo是verilog模板;runblockautomation,实际实例化相关的处理器模块生成bdoutput之后,再生成wrapper顶层文件,再exportHardware到SDK,打开SDK后就会有文件mem_
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
特权
FPGA
第二章 笔记
原本官方那本,按章顺路走,反而枯燥,重新找了一本重读。1.应用领域,与传统处理器比,实时性是一大优势;信号处理,协议接口;2.功能仿真,时序约束;3.注释应解释与实现的功能相关,而不是该语句本身;4.
chinxue2008
·
2023-12-15 11:25
fpga开发
特权
FPGA
学习笔记
门电路,省去了HDL语言的中间转换,可以看作是C向C#的演进,基于zynq面向以前使用C的开发人员,但是个人觉得,HDL存在且未被C取代,工具的着眼点就是面向底层调参,而把中间硬件参屏蔽掉,直接面向业务,
FPGA
chinxue2008
·
2023-12-15 11:25
fpga开发
学习
笔记
Kin16:电力的黄战士
亲爱的电力黄战士你是一个战士,无论经历了什么,你都是那个最勇敢的,你是开创者,也是探索者,勇敢的人总是先享受世界,本质你是无畏的,因为无畏,所以无所畏惧,
勇往直前
。
木木家的樱桃小丸子
·
2023-12-15 11:13
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)
FPGA
部分
一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理三、程序清单(每条语句必须包括注释或在开发窗口注释后截图)逻辑代码:moduletotal_sum(inputwirerst,y,k,outputwiresum,outp
Myon⁶
·
2023-12-15 11:46
数电实验
fpga开发
西南科技大学
数电实验
mutisim
数字电子技术
数字滤波器:MATLAB常用函数
数字滤波器:MATLAB常用函数数字滤波器的MATLAB与
FPGA
实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数 在进行数字信号处理仿真或设计时,经常需要产生随机信号
小小低头哥
·
2023-12-15 10:54
matlab
fpga开发
开发语言
【Verilog】
FPGA
程序设计---Verilog基础知识
目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序
无损检测小白白
·
2023-12-15 10:21
fpga开发
Quartus II + Modelsim 脚本仿真
软件版本:Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档:Questa*-Intel®
FPGA
EditionQuick-Start:Intel®Quartus
GBXLUO
·
2023-12-15 10:20
FPGA
fpga开发
【
FPGA
】数字电路设计基础
在IC/
FPGA
逻辑设计里面,一般只能处理数字信号,当然,现在有一些高端的
FPGA
,
无损检测小白白
·
2023-12-15 10:41
fpga开发
移植Modelsim仿真工程
环境软件路径公司PC1QuartusIIPrimePro21.4C:\intel
fpga
_pro\21.4\quartus\bin64\qpro.exeModelSimSE-6410.5C:\modeltech64
GBXLUO
·
2023-12-15 10:11
FPGA
Modelsim仿真
单片机——通信协议(
FPGA
+c语言应用之spi协议解析篇)
引言串行外设接口(SPI)是微控制器和外围IC(如传感器、ADC、DAC、移位寄存器、SRAM等)之间使用最广泛的接口之一。本文先简要说明SPI接口,然后介绍ADI公司支持SPI的模拟开关与多路转换器,以及它们如何帮助减少系统电路板设计中的数字GPIO数量。SPI是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。SPI接口可以是3线式或4线式
我来挖坑啦
·
2023-12-15 07:09
fpga开发
单片机
c语言
一巴掌
然后一个循环往复,从破碎到治愈,然后嬉笑起来,揭开身上的所有的伤痕,重新唤醒身体内疼痛的记忆,然后生出重生的勇气,即使筋疲力竭也要
勇往直前
,生活所迫,生活所累,无关痛痒,无病呻吟,便是罪过。
言疯之
·
2023-12-15 06:43
实验二 龙芯平台组合逻辑电路实验HEBUT
实验项目名称实验二龙芯平台组合逻辑电路实验实验成绩实验者D.D.D.专业班级实验日期2023年5月19日一、实验目的1.熟悉龙芯实验平台;2.熟悉Vivado软件使用及
fpga
编程过程;3.熟悉数码管原理
FellAveal
·
2023-12-15 05:18
fpga开发
日记一则——登山
我们下去了,我还是一如既往的
勇往直前
,但妹妹弟弟他们却慢慢吞吞,像乌龟一样。我走时,我十分遗憾没登上飞云顶。我们七点来,八点走,几乎没爬到。一次遗憾的爬山。
霖晔洋
·
2023-12-15 01:11
CPU、MCU、MPU、DSP、
FPGA
各是什么?有什么区别?
1、CPU中央处理器,简称CPU(CentralProcessingUnit),中央处理器主要包括两个部分,即控制器、运算器,其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据.CPU历史发展:Intel于1971年发售了自己的第一款4位微处理器,设计与ROM400
风禾万里
·
2023-12-14 23:51
智能座舱
fpga开发
单片机
嵌入式硬件
感谢我这前五百位粉丝。
岁月的长河,到现在我已经在这里走了九个多月的路,这条路,说实话不太好走,但是,也不是不能走,只要自己有那份信念,我相信,时间是最好的长河,我也能在这长河中
勇往直前
。加油,时光,让未来的自
时光总是姗姗而来
·
2023-12-14 23:44
【
FPGA
】Quartus18.1打包封装网表文件(.qxp)详细教程
当我们在做项目的过程中,编写的底层Verilog代码不想交给甲方时怎么办呢?此时可以将源代码打包封装成网表文件(.qxp)进行加密,并且在工程中进行调用。QuartusII的.qxp文件为QuartusIIExportedPartition,用于创建综合或者PAR之后的网表文件。一、.qxp文件打包封装步骤在QuartusII的ProjectNavigator中选中欲创建qxp的module文件,
白码王子小张
·
2023-12-14 22:26
FPGA
fpga开发
【INTEL(ALTERA)】 quartus F-Tile HDMI 英特尔
FPGA
IP设计示例无法正常工作怎么办
项目场景:quartusF-TileHDMI英特尔
FPGA
IP设计示例无法正常工作。
神仙约架
·
2023-12-14 22:55
INTEL(ALTERA)
FPGA
fpga开发
quartus
altera
intel
【INTEL(ALTERA)】 quartus版本 21使用SDI II IP出现错误:无法生成示例设计example_design
项目场景:quartus版本21SDIII
FPGA
IP设计示例生成失败怎么办原因分析:适用于Windows*的英特尔®Quartus®PrimeProEdition软件版本21.3和版本21.4以及英特尔
神仙约架
·
2023-12-14 22:55
INTEL(ALTERA)
FPGA
fpga开发
quartus
intel
altera
【INTEL(ALTERA)】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办
项目场景:由于英特尔®Quartus®PrimeProEdition软件版本23.1存在一个问题,您在运行ComputeExpressLink*(CXL*)Type3设计示例的R-Tile英特尔®
FPGA
IP
神仙约架
·
2023-12-14 22:24
INTEL(ALTERA)
FPGA
fpga开发
quartus
intel
altera
Xilinx
FPGA
——ISE时序约束“建立时间不满足”问题解决记录
一、现象最近使用赛灵思的
FPGA
设计项目时,出现时序约束失效问题。点进去发现如下:一个始终约束没有生效,有多处报错。二、原因出现这个问题的原因是,建立时间不满足。
仲南音
·
2023-12-14 22:21
fpga开发
基于
FPGA
的温度控制系统设计(论文+源码)
1.系统设计本次基于
FPGA
的智能温度控制系统,以
FPGA
为控制核心,采用自顶向下的设计方法,按照模块化设计的思路分别实现各个模块,再加以整合实现整个系统,从而达到了温度控制的目的。
沐欣工作室_lvyiyi
·
2023-12-14 22:49
fpga开发
单片机
嵌入式硬件
毕业设计
【
FPGA
/verilog -入门学习3】verilog脉冲计数
需求:1,在EN为高电平时,对输入的Pluse脉冲计数,每个上升沿计数一次2,EN为低电平时,输出计数值和计数完成状态需求分析:输入输出输入:clk,rest_n,i_en,pluse输出:o_cnt,o_state操作步骤输入端推进:步骤1,对pluse进行脉冲边沿检测,识别出每次上升沿,用于后续的计数输出端获取:步骤2,对输出o_state实现方式:在每一次en=0时识别为计数结束。可以用脉冲
王者时代
·
2023-12-14 22:17
verilog
&FPGA
fpga开发
学习
西南科技大学数字电子技术实验三(MSI逻辑器件设计组合逻辑电路及
FPGA
的实现)
FPGA
部分
一、实验目的进一步掌握MIS(中规模集成电路)设计方法。通过用MIS译码器、数据选择器实现电路功能,熟悉它们的应用。进一步学习如何记录实验中遇到的问题及解决方法。二、实验原理1、4位奇偶校验器Y=S7i=0DiMiD0=D3=D5=D6=DD1=D2=D4=D7=`D2、组合逻辑电路F=A`BC+`A(B+C)=A`BC+`AB(C+`C)+`AC(B+`B)=m1+m2+m3+m5=(`m1`m
Myon⁶
·
2023-12-14 22:46
数电实验
fpga开发
西南科技大学
数字电子技术
数电实验
diamond
【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案
前言XILINX/AMD是大家常用的
FPGA
,但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning,(大家是不是发现程序越大warning越多?)
神仙约架
·
2023-12-14 22:44
xilinx
fpga开发
xilinx
vivado
ISE
FPGA
就业领域指南
用
FPGA
做哪个方向,这个问题应该会出现在很多
FPGA
开发者的脑海里,特别是初学者,和计算机专业去互联网大厂的,亦或是学金融去投行和证券公司的比起来,选择
FPGA
可能算是入错行了,至少在工资上来说,差距是肉眼可见的
程老师讲FPGA
·
2023-12-14 20:30
fpga开发
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他