FPGA学习教程

吴恩达机器学习----正则化

吴恩达机器学习教程学习笔记（5/16）吴恩达教授（AndrewNg）的机器学习可以说是一门非常重视ML理论基础的课程，做做一些简单的笔记加上个人的理解。
huapusi·2023-11-10 17:01

FPGA数据的串并之间的转化

问题：在课程设计中，需要数据的输入和输出，但只有一根线作为输入，一根线作为输出需求：实现输入输出过程中的串并转换具体数据的串并转换思想：对于数据，采用移位寄存器的思想，一位一位的实现数据的输入和输出，注意时钟的频率，就可以不产生问题。具体代码如下：//4位的输出，最高位一次输出，并行转串行输出always@(posedgem_clk)//串行译码输出begindataout<=out_buff[3
一枚努力的程序猿·2023-11-10 13:37

FPGA(二)——基于FPGA的UART收发模块设计

一.UART协议基本原理1.UART协议介绍通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter)，通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上。具体实物表现为独立的模块化芯片，或作为集成于微处理器中的周边设备。一般是RS-232C规格的，与类
Cascatrix·2023-11-10 13:35

基于Verilog设计的复位电路设计

相信大家在学习FPGA或者ASIC的时候都有如下的疑问：1、数字逻辑为什么需要复位？2、FPGA板上面没有复位按键怎么办？3、复位只有通过按键复位一个控制方式吗？4、同步复位好还是
暴龙战士~·2023-11-10 13:04

FPGA—串口RS232（附实现代码）

目录1.理论1.1串口简介1.2RS232信号线1.3RS232通信协议简介2.实操2.1硬件资源2.2顶层模块2.2.1模块说明2.2.2RTL代码2.2.3仿真验证2.3串口数据接收模块2.3.1模块说明2.3.2波形设计2.3.3RTL代码2.3.4仿真验证2.4串口数据发送模块2.4.1模块说明2.4.2波形设计编辑2.4.3RTL代码2.4.4仿真部分2.5上板测试3.总结1.理论通用异
咖啡0糖·2023-11-10 13:30

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition其中Vivado2019.2仿真结果如下：分别进行2路，4路，8路，16路并行串行转换Quartusii18.0+ModelSim-Alte
我爱C编程·2023-11-10 13:29

原语：串并转换器

OSERDESE2允许DDR功能参考：FPGA原语学习与整理第二弹，OSERDESE2串并转换器-知乎(zhihu.com)正点原子。
NoNoUnknow·2023-11-10 13:57

基于FPGA的PCIe-Aurora 8/10音频数据协议转换系统设计阅读笔记

Pcie相关笔记：1、Pcie采用端到端的传输方式，比如从PC—FPGA。其拓扑结构如下：其中Switch相当于有互联选择作用，
Fighting_FPGA·2023-11-10 13:27

FPGA设计过程中有关数据之间的并串转化

1.原理并串转化是指的是完成串行传输和并行传输两种传输方式之间的转换的技术，通过移位寄存器可以实现串并转换。串转并，将数据移位保存在寄存器中，再将寄存器的数值同时输出；并转串，将数据先进行移位，再讲寄存器中的最高位或者最低位的数据串行输出。关键点：（1）串并转换的关键是在于触发器链，通过依次移位，输出最终结果。（2）串并转换的思想是在设计中平衡面积和速度的要求，并行速度快，串行面积小。（3）串并转
暴龙战士~·2023-11-10 13:55

vivado时序分析-2时序分析关键概念

例如，以AMDFPGA为目标的设计必须通过以下4项分析：•慢速角(SlowCorner)中的最大延迟分析•
cckkppll·2023-11-10 13:24

Huggingface--Quick tour

下载所有相关的库AutoClassAutoTokenizerAutoModelSaveamodel自定义模型构建AutoConfigAutoModelTrainer--Pytorch优化的训练循环微调教程学习教程来自
尧景·2023-11-10 12:50

通过FPGA实现RGB转HSV的图像处理功能

1.问题描述：2.部分程序：//Hcal_Hcal_H_u(.i_clk(~i_TxClk),.i_rst(i_rst),.i_LVAL(w_LVAL),.i_Vmax(w_Vmax),.i_Vmin(w_Vmin),.i_PA_R(w_PA_R),.i_PB_G(w_PB_G),.i_PC_B(w_PC_B),.o_H(o_H),.o_test1(),.o_test2(),.o_test3(w_
fpga和matlab·2023-11-10 07:37

【紫光同创国产FPGA教程】——【PGL22G第五章】序列检测器实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】——PDS安装教程

本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处一：软件简介PangoDesignSuite是紫光同创基于多年FPGA开发软件技术攻关与工程实践经验而研发的一款拥有国产自主知识产权的大规模
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】【PGL50H第四章】串口收发实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】【PGL50H第五章】HDMI 实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】——【PGL22G第二章】键控流水灯实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】——【PGL22G第四章】数字时钟实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:34

【紫光同创国产FPGA教程】【PGL50H第三章】I2C 读写实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:04

【紫光同创国产FPGA教程】【PGL50H第一章】LED 流水灯实验例程

核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的
小眼睛FPGA·2023-11-10 07:03

基于FPGA的图像RGB转HSV实现,包含testbench和MATLAB辅助验证程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1.RGB与HSV色彩空间4.2.RGB到HSV转换原理5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到
简简单单做算法·2023-11-10 07:01

【紫光同创国产FPGA教程】——【PGL22G第九章】HDMI环路实验例程

需授权并注明出处适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA
小眼睛FPGA·2023-11-10 07:31

笔试|面试|FPGA知识点大全系列(4)

文章目录前言19.IC设计流程1)确定项目需求2)前端设计3)RTL实现4)功能验证5)逻辑综合+DFT6)形式验证7)静态时序分析8)后端设计20.对数字IC设计的理解总结往期精彩前言本文首发于微信公众号19.IC设计流程1)确定项目需求首先做一款芯片需要有市场，有了市场的需求我们就可以设计芯片的spec(规格说明)了。先由架构工程师设计架构，确定芯片的功能，然后用算法进行模拟仿真，最后得出一个
Dawn_yuan·2023-11-10 06:22

到蒙古包了，这边天气-9度 很冷

本人外号：神秘小峯山峯转载说明：务必注明来源（注明：作者：王文峰哦）到蒙古包了，这边天气-9度很冷学习教程（传送门）学习教程（传送门）往期文章学习教程（传送门）1、掌握JAVA入
王大师王文峰·2023-11-10 05:57

Java基础总结

还是用FPGA？Java基础总结原创2015年05月24日19:11:56483020-->1.基本类型1.在程序设计中经常用到一系列类型（基本类型），它们需要特殊对待。
qq_39744911·2023-11-10 04:39

fpga时序相关概念与理解

一、基本概念理解对于数字系统而言，建立时间（setuptime）和保持时间（holdtime）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。建立时间Tsu：触发器的时钟信号触发沿到来以前，数据要维持稳定不变的时间。如果D进入Tsu后仍然变化（如图1），就不满足建立时间，可能出现亚稳态。保持时间Th：触发器的时钟信号触发沿到来以后，数据要维持稳定不变的时间。如
little ur baby·2023-11-10 03:24

第五章:人工智能深度学习教程-人工神经网络(第一节-人工神经网络及其应用)

当您阅读这篇文章时，您体内的哪个器官正在思考这个问题？当然是大脑啦！但你知道大脑是如何运作的吗？嗯，它有神经元或神经细胞，它们是大脑和神经系统的主要单位。这些神经元接收来自外界的感觉输入并进行处理，然后提供可能作为下一个神经元的输入的输出。这些神经元中的每一个都通过突触以复杂的排列方式与其他神经元相连。现在，您想知道这与人工神经网络有什么关系吗？嗯，人工神经网络是根据人脑中的神经元建模的。让我们详
geeks老师·2023-11-10 03:16

第四章:人工智能深度学习教程-激活函数(第四节-深入理解激活函数)

什么是激活函数？在人工神经网络中，节点的激活函数定义了该节点或神经元对于给定输入或一组输入的输出。然后将该输出用作下一个节点的输入，依此类推，直到找到原始问题的所需解决方案。它将结果值映射到所需的范围，例如0到1或-1到1等。这取决于激活函数的选择。例如，使用逻辑激活函数会将实数域中的所有输入映射到0到1的范围内。二元分类问题的示例：在二元分类问题中，我们有一个输入x，比如一张图像，我们必须将其分
geeks老师·2023-11-10 03:15

第四章:人工智能深度学习教程-激活函数(第二节-ANN 中激活函数的类型)

生物神经网络以人工神经网络的形式建模，其中人工神经元模拟生物神经元的功能。人工神经元如下图所示：人工神经元的结构每个神经元由三个主要部分组成：一组“i”个突触，其权重为wi。信号xi形成具有权重wi的第i个突触的输入。任何权重的值都可以是正值或负值。正权重具有非凡的效果，而负权重对求和点的输出具有抑制作用。输入信号的求和点由相应的突触权重加权。因为它是加权输入信号的线性组合器或加法器，所以求和点的
geeks老师·2023-11-10 03:45

第四章:人工智能深度学习教程-激活函数(第三节-Pytorch 中的激活函数)

在本文中，我们将了解PyTorch激活函数。目录什么是激活函数以及为什么使用它们？Pytorch激活函数的类型ReLU激活函数：Python3LeakyReLU激活函数：Python3S形激活函数：Python3Tanh激活函数：Python3Softmax激活函数：Python3什么是激活函数以及为什么使用它们？激活函数是Pytorch的构建块。在讨论激活函数的类型之前，让我们首先了解人脑中神经
geeks老师·2023-11-10 03:37

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

以fpga端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的
哈塞给，套离开套·2023-11-09 20:58

在linux下使用am335x的DMA

[本文首发于cnblogs，作者：byeyear，Email：[email protected]]这几天在弄am3358的DMA，简化应用环境如下：am3358的FSMC接了一片FPGA；FPGA上接ADC；am3358
yebanguhe·2023-11-09 20:22

TCP/IP协议栈设计—TCP设计实现小结

TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯Verilog描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见·2023-11-09 17:05

第四章:人工智能深度学习教程-激活函数(第一节-激活函数)

简单来说，人工神经元计算其输入的“加权和”并添加偏差，如下图所示的净输入。从数学上来说，现在净输入的值可以是从-inf到+inf之间的任何值。神经元并不真正知道如何绑定到值，因此无法决定激发模式。因此激活函数是人工神经网络的重要组成部分。他们基本上决定神经元是否应该被激活。因此它限制了净输入的值。激活函数是一种非线性变换，我们在将输入发送到下一层神经元或将其最终确定为输出之前对输入进行非线性变换。
geeks老师·2023-11-09 17:22

第三章:人工智能深度学习教程-基础神经网络(第三节-Tensorflow 中的多层感知器学习)

在本文中，我们将了解多层感知器的概念及其使用TensorFlow库在Python中的实现。多层感知器多层感知也称为MLP。它是完全连接的密集层，可将任何输入维度转换为所需的维度。多层感知是具有多个层的神经网络。为了创建神经网络，我们将神经元组合在一起，以便某些神经元的输出是其他神经元的输入。神经网络和TensorFlow的简单介绍可以在这里找到：神经网络TensorFlow简介多层感知器有一个输入
geeks老师·2023-11-09 17:45

FPGA中实现PLL分频

可以通过创建原理图的方式来实现，具体流程可以参考我的另一篇文章（调用滤波器）。产生的原理图为：测试代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2021/08/1310:30:44//DesignName://ModuleName:tb_PLL//ProjectName://TargetDevices://ToolVersi
George_ray·2023-11-09 11:57

FPGA的学习：5分频的实现

首先先把偶分频的系统框图和时序图画出来。此次采用降频的原理，了解了原理之后，开始代码的编写。`timescale1ns/1nsmoduledivider_five(inputwiresys_clk,//系统时钟50Mhzinputwiresys_rst_n,//全局复位outputregclk_flag//指示系统时钟5分频后的脉冲标志信号);reg[2:0]cnt;//用于计数的寄存器//cnt
石小舟·2023-11-09 11:26

八分频FPGA设计

八分频FPGAVerilog设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu·2023-11-09 11:56

FPGA学习记录（1）＜使用FPGA实现5分频＞

目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、Verilog语言实现一个频占比达50%的5分频1、n.v2、testbench.v3、仿真波形一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间建立时间：触发器在时钟上升沿到来之前，数据输
雨觞醉月·2023-11-09 11:54

通用奇数分频FPGA设计

奇数分频FPGA设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见·2023-11-09 11:22

【FPGA学习】时钟分频

概况：用一个频率块的时钟产生一个频率小的时钟实验目的：掌握任意就分频的写法原理：一般来说开发板上面只有一个晶振，即只有一种时钟频率，但是我们有时候需要用到不同频率的时钟，若想要更慢的时钟，则可以将该固定的是何种进行分频，若想要更快的时钟，则可以在这个固定的时钟上进行倍频。无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj·2023-11-09 11:19

5分频【FPGA】

所以数据对齐晶振。从第一个晶振开始：5分频：2.5晶振高电平，2.5晶振低电平clk1是3+2clk2是2+3需要clk2下降沿【拉低】clk1上升沿【拉高】clk_out=clk1&clk2;推荐5分频：
cfqq1989·2023-11-09 11:12

数字通信和fpga概述——杜勇版本学习笔记

1数字通信处理流程脉冲调制是每个数字通信系统中间必不可少的环节，通常是使用升余弦滚降滤波器来实现。超外差接收机原理是利用本地产生的振荡波与输入信号混频，将输入信号频率变换为某个预先确定的频率的方法。超外差原理最早是由E.H.阿姆斯特朗于1918年提出的。在射频部分，射频输入信号经预选、整流、放大，最后转换成10.7MHz第一中频。数字解调是数字通信系统中最核心的部分，主要涉及滤波器的设计，同步系统
暴龙战士~·2023-11-09 09:55

FPGA配置采集AR0135工业相机，提供2套工程源码和技术支持

目录1、前言免责声明2、AR0135工业相机简介3、我这里已有的FPGA图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado
9527华安·2023-11-09 09:25

GitHub点赞接近80K的SpringCloud学习教程+免费项目实战推荐！

强烈！推荐SpringCloud的教程和实战，都知道现在互联网项目都强烈依赖微服务技术，来处理服务器高并发问题，稍微大点规模的公司都要跟SpringCloud打交道，现在很多公司的招聘需求SpringCloud也成了必备技能。1.SpringCloud是一系列框架的有序集合。它利用SpringBoot的开发便利性巧妙地简化了分布式系统基础设施的开发，如服务发现注册、配置中心、消息总线、负载均衡、断
0 and 1·2023-11-09 09:52

FPGA高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安·2023-11-09 09:45

Verilog 学习第二节（设计一个以1s频率闪烁的LED灯）

设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000
Pluviophile_miao～·2023-11-09 09:56

IBM Qiskit量子机器学习教程翻译：第四章 训练参数化量子电路

训练参数化量子电路在本节中，我们将仔细研究如何使用基于梯度的方法训练基于电路的模型。我们将看看这些模型的限制，以及我们如何克服它们。简介与经典模型一样，我们可以训练参数化量子电路模型来执行数据驱动的任务。从数据中学习任意函数的任务在数学上表示为代价或者损失函数(也称为目标函数)f(θ⃗)f(\vec\theta)f(θ)的最小化，相对于参数向量θ⃗\vec\thetaθ。通常，在训练参数化量子电路
溴锑锑跃迁·2023-11-09 08:34

IBM Qiskit量子机器学习教程翻译：第二章 参数化电路

参数化电路(Parameterizedquantumcircuits)在本节中，我们介绍了参数化量子电路，然后描述了它们的特性并实现了一些用于量子机器学习的示例。介绍参数化量子电路，其中的门是通过可调参数定义的，是近期量子机器学习算法的基本组成部分。在文献中，根据上下文，参数化量子电路也被称为参数化试态、变分形式或分析。下面是一个简单的参数化电路的例子，有两个参数化门，一个单量子位zzz旋转门，具
溴锑锑跃迁·2023-11-09 08:04

IBM Qiskit量子机器学习教程翻译：第三章 数据编码

数据编码在这一页中，我们将介绍量子机器学习的数据编码问题，然后描述和实现各种数据编码方法。介绍数据表示对于机器学习模型的成功至关重要。对于经典机器学习来说，问题是如何用数字表示数据，以便经典机器学习算法对数据进行最好的处理。对于量子机器学习来说，这个问题是类似的，但更基本:如何将数据表示并有效地输入到量子系统中，从而可以通过量子机器学习算法进行处理。这通常称为数据编码，但也称为数据嵌入或加载。这个
溴锑锑跃迁·2023-11-09 08:33
上一页 35 36 37 38 39 40 41 42 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他