FPGA学习教程

USB通讯基于FPGA的CY7C68013A实现（1）

最近要写一个USB的通讯协议，实现USB的数据收发，以前做过一些UART、IIC、SPI的通讯，一开始还以为USB也是这样，本来还以为很简单，结果越做越复杂，经过两三周的时间，终于实现了整个USB通讯，包括数据的上传、下传、数据的解析等，回想自己在网上找资料的时候，零零散散的查找还挺费劲，就打算自己把学习过程记录下来，虽说功能已经实现，很多东西还都是自己的理解，不一定对，希望能对其他人有点用用处。
皮史迪仔·2023-10-10 14:48

基于FPGA的视频接口之千兆网口(一硬件)

简介相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！
Eidolon_li·2023-10-10 14:15

Window XP驱动开发(十三) 芯片功能驱动端 (代码实现，针对USB2.0 芯片CY7C68013A)

需要源码的可以与我联系.针对USB2.0芯片CY7C68013A+FPGA实现的高速传输应用来写XP下的USB驱动程序。
Jackchenyj·2023-10-10 14:11

CY7C68013与FPGA接口的Verilog_HDL实现

本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab·2023-10-10 14:40

CY7C68013与FPGA接口的Verilog

本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab·2023-10-10 14:10

CY7C68013A芯片与FPGA

环境软件环境Vivado或quartus：FPGA（可编程门阵列）和SoC（系统片上集成电路）开发。KEIL：嵌入式软件的开发。
rainbow_lucky0106·2023-10-10 14:06

基于FPGA的图像缩小算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的处理结果导出到matlab中显示图像效果：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-10-10 13:43

DCDC电源模块

DCDC电源模块组成及要点1、DCDC电源模块可以直接贴装在印刷电路板上的电源供应器，有降压和升压两种，其特点是可为专用集成电路（ASIC），数字信号处理器（DSP）、微处理器、存储器、现场可编程门阵列（FPGA
点点惆怅满·2023-10-10 12:56

DC/DC电源模块是什么？有何特点

电源模块是可以直接安装在印刷电路板上的电源供应器，有降压和升压两种，专用集成电路(ASIC)、数字信号处理器(DSP)、微处理器、存储器、现场可编程门阵列(FPGA)及其他数字或模拟负载提供供电。
成都亿佰特电子科技有限公司·2023-10-10 12:10

紫光同创FPGA 多路视频处理：图像缩放+视频拼接显示，OV7725采集，提供PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐FPGA图像缩放方案推荐FPGA视频拼接叠加融合方案推荐紫光同创FPGA图像采集方案推荐紫光同创FPGA图像缩放方案推荐紫光同创FPGA视频拼接方案推荐3、设计思路框架为什么选择
9527华安·2023-10-10 11:59

FPGA基于GS2971/GS2972实现SDI视频收发 提供工程源码和技术支持

GS2971解读GS2972解读4、详细设计方案5、vivado工程1解读硬件逻辑工程软件SDK工程6、vivado工程2解读硬件逻辑工程软件SDK工程7、上板调试验证8、福利：工程代码的获取1、前言FPGA
9527华安·2023-10-10 11:28

紫光同创FPGA纯verilog代码实现图像缩放，两种插值算法任意尺寸缩放，提供3套PDS工程源码

目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐XilinxFPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头？
9527华安·2023-10-10 11:28

紫光同创FPGA纯verilog代码实现视频拼接，提供PDS工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案推荐我已有的紫光同创FPGA图像采集方案推荐我已有的紫光同创FPGA图像缩放方案推荐3、设计思路框架为什么选择OV5640摄像头？
9527华安·2023-10-10 11:28

FPGA硬件解码SDI视频任意尺寸缩放输出 串口指令控制输出分辨率 提供工程源码和技术支持

SDI摄像头Gv8601a单端转差GTX解串SDI解码VGA时序恢复YUV转RGB图像缩放FDMA图像缓存串口解析HDMI驱动4、vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言FPGA
9527华安·2023-10-10 11:28

FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持

目录1、前言免责声明2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI解码模块RGB888转YUV422SPMTE编码SDI模式图像缓存SPMTESDIGTXGV85004、vivado工程1-->IT6802采集SDI输出5、vivado工程2-->AD
9527华安·2023-10-10 11:27

FPGA解码SDI视频，GTX加官方IP解码方案，代码逐行讲解，提供验证过的工程源码，可直接移植

文章目录1.SDI视频格式简介2.SDI常用的FPGA编解码方案3.SDI接入FPGA板级硬件电路详解4.XIlinx的GTX+SDIIP解码方案5.XIlinx的GTX解串详解6.XIlinx的SDIIP
9527华安·2023-10-10 11:27

北邮22级信通院数电：Verilog-FPGA（4）第三周实验：按键消抖、呼吸灯、流水灯 操作流程&&注意事项

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1LED_debounce代码2.2debounce.v代码2.3管脚分配三.流水灯3.1LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4
青山入墨雨如画·2023-10-10 10:09

北邮22级信通院数电：Verilog-FPGA（5）第四第五周实验 密码保险箱的设计

博客目录一.密码箱的功能和安全性显示：输入部分：确认键：复位键：输出部分：二.verilog代码三.消抖模块四.管脚分配一.密码箱的功能和安全性下面介绍本博客实现的密码箱的显示、输入和输出构架：显示：FPGA
青山入墨雨如画·2023-10-10 10:08

FPGA----视频下采样------分辨率转换-----yuv444----yuv420

本篇文章主要介绍了"FPGA----视频下采样------分辨率转换-----yuv444----yuv420"，主要涉及到FPGA----视频下采样------分辨率转换-----yuv444----
mandagod·2023-10-10 08:25

stm32Cubemx USB虚拟串口

之前工作中，在调试STM32时，经常碰到串口不够使或者传输速率太低的问题，如果想要与上位机、FPGA等更快的传输速率，以太网由于协议栈的问题，太过麻烦，USB就是个很不错的选择。
乖巧梦想Fs·2023-10-10 06:51

FPGA学习笔记（五）PLL和DLL的区别

一、PLL和DLL的区别（一）、PLL原理PLL（PhaseLockedLoop），生成时钟的核心部分是压控振荡器（Voltage-ControlledOscillator，VCO）。它是可根据输入的电压调整输出频率的振荡器，如下图所示。它的基本原理是通过负反馈形成闭环从而根据输入的基准时钟控制输出时钟。其中鉴相器就相当于一个比较器，它根据基准时钟和输出时钟的差值转换为控制电压，输出到低通滤波器滤
SeanOY·2023-10-10 04:38

MMCM和PLL

7系列的FPGA还会
Lzy金壳bing·2023-10-10 04:35

DCM、PLL以及DLL等概念及详情

FPGA的学习中，经常会看到DCM、DLL、以及PLL等词语。以前没有真正使用，总是模棱两可，马马虎虎知道是时钟相关资源就再也没深究。
CLL_caicai·2023-10-10 04:30

libero-soc许可证申请和环境配置

2.申请许可证https://www.microsemi.com/products/fpga-soc/design-resources/design-software/libero-soc#licensing
Lavender.·2023-10-09 22:27

一文讲解单片机、ARM、MUC、DSP、FPGA、嵌入式错综复杂的关系

19020100334学院：电子工程学院转载自：https://blog.csdn.net/fymx203/article/details/89645109【嵌牛导读】一文讲解单片机、ARM、MUC、DSP、FPGA
惊蛰同学·2023-10-09 20:23

零基础学前端之SEO 基础知识学习--SEO优化学习教程【学习笔记】

【前端总路线学习笔记】本笔记的参考视频–SEO基础知识学习视频SEO优化学习教程学习笔记SEO用到的网站1.百度指数2.站长之家1.什么是SEO–搜索引擎优化SearchEngineOptimization
D之光·2023-10-09 17:43

基于FPGA的I2C读写EEPROM

文章目录前言一、I2C协议1.1I2C协议简介1.2物理层1.3协议层二、EEPROM2.1型号及硬件规格2.2各种读写时序三、状态机设计四、项目源码：五、实现效果参考资料前言本次项目所用开发板FPGA
鸡腿堡堡堡堡·2023-10-09 16:36

1、什么是ASIC芯片？

什么是ASIC芯片1、ASIC的定义2、ASIC与CPU、GPU、FPGA相比如何？
Geek@Yang·2023-10-09 15:44

FPGA之HDMI简介

HDMI全称“HighDefinitionMultimediaInterface高清多媒体接口”。HDMI接口因为接口体积小各种设备都能轻松安装，抗干扰能力强能实现最长20米的无增益传输，兼容性好等优点，已逐步取代VGA和DVI接口，特别是在一些便携设备上，HDMI接口都成了标准化的配置。图1HDMI接口HDMI有4种接口类型，其中HDMIBType接口类型未在市场中出现过，市面上流通最广的是HD
去哪啊到二仙桥·2023-10-09 12:23

FPGA学习笔记：单次调用@(posedge clk)（没有always）

之前看小梅哥视频，对下面语句有所疑惑：不知道这个@（posedge）触发后只执行一句还是后面的都执行，能不能加beginend只触发某几句；如果能用beginend的话，没有触发上升沿那么这个语句会不会阻塞后面的语句，自己就写了个testbench，代码如下：`timescale1ns/1ns`definetm20moduletb();regclk;regtest1;regtest2;regtes
EXCitrus·2023-10-09 12:13

SAP UI5 应用开发教程之六十四 - 基于 OData V4 的 SAP UI5 表格控件如何实现 filter(过滤) 和 sort(排序)功能试读版

一套适合SAPUI5初学者循序渐进的学习教程教程目录SAPUI5本地开发环境的搭建SAPUI5应用开发教程之一：HelloWorldSAPUI5应用开发教程之二：SAPUI5的引导过程BootstrapSAPUI5
JerryWang_汪子熙·2023-10-09 10:02

FPGA学习笔记_FPGA实现千兆以太网_网络层(IP协议)

FPGA学习笔记1.FPGA实现千兆以太网_网络层(IP协议)网络层(IP协议)IP协议是TCP/IP协议中最核心的协议，所有的TCP,UDP,ICMP,IGMP数据都是以IP数据报的格式传输的。
GloriaHuo·2023-10-09 09:21

FPGA学习笔记_FPGA实现千兆以太网_传输层(UDP协议)

FPGA学习笔记FPGA实现千兆以太网_传输层(UDP协议)传输层(UDP协议)Userdatagramprotocol,用户数据协议，是直面用户应用的无连接的传输层协议,IETFRFC768是UDP的正式规范
GloriaHuo·2023-10-09 09:21

基于zynq的千兆网udp项目_AC6102开发板千兆以太网UDP传输实验2

12-1669AC6102开发板千兆以太网UDP传输实验AC6102开发板千兆以太网UDP传输实验在核心线路AC6102开发板上，设计了具有GMII接口的千兆以太网电路.通过该以太网电路，用户可以将通过FPGA
weixin_39586825·2023-10-09 09:21

FPGA精简版UDP协议实现板间网线传输视频，提供3套工程源码

目录1.FPGA精简版UDP介绍2.网线板间视频传输---精简版UDP再次精简3.网线板间视频传输---实现方案4.网线板间视频传输---发送端方案5.网线板间视频传输---接收端方案6.工程1介绍--
9527华安·2023-10-09 09:20

基于FPGA的UDP 通信（一）

引言手头的FPGA开发板上有一个千兆网口，最近准备做一下以太网通信的内容。本文先介绍基本的理论知识。
在路上-正出发·2023-10-09 09:20

基于UDP协议的千兆以太网传输（FPGA）

@[TOC]基于UDP协议的千兆以太网传输（FPGA）一、UDP协议概述UDP协议是一种基于无连接协议，即发送端发送数据无需确认接收端是否存在；接收端收到数据后也无需给发送端反馈是否收到，所以UDP在数据发送过程中允许丢失一两包数据
I am a FPGAer·2023-10-09 09:50

Verilog实现千兆以太网传输

1本实验将实现FPGA芯片和PC之间进行千兆以太网数据通信,通信协议采用EthernetUDP通信协议。
neufeifatonju·2023-10-09 09:19

千兆以太网传输层 UDP 协议原理与 FPGA 实现（UDP接收）

文章目录前言心得体会一、UDP协议简单回顾二、UDP接收实现三、完整代码展示四、仿真测试（1）模拟电脑数据发送，（2）测试顶层文件编写（3）仿真文件（4）仿真波形前言在前面我们对以太网UDP帧格式做了讲解，UDP帧格式包括前导码+帧界定符、以太网头部数据、IP头部数据、UDP头部数据、UDP数据、FCS数据，以太网接收模块同样是按照该格式接收数据。提示：任何文章不要过度深思！万事万物都经不起审视，
C.V-Pupil·2023-10-09 09:49

【乘法器】大数乘法器的设计与优化（32位，16位，8位 树型阵列乘法器Dadda Tree与Wallace Tree）

【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍优化原理若将传统乘法器中加法器的排布称为阵列型
张江打工人·2023-10-09 06:52

基于FPGA设计的低成本四通道 1GSPS 示波器设计资料

完整设计资料下载链接https://download.csdn.net/download/tianqiquan/88253962该项目的目标是设计和构建一个PC连接替代方案，以替代低成本台式1000系列示波器，在性能和价格上都具有竞争力。该项目必须达到的规格是四个通道至少100MHz，价格与其他入门级示波器类似。右侧的栏是我们在框图上所说的“数据显示组件”。这包括只读标签以及按钮和选择器，我们恰当
TD程序员·2023-10-09 00:18

【FPGA零基础学习之旅#14】串口发送字符串

欢迎来到FPGA专栏~串口发送字符串☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！
小夏与酒·2023-10-09 00:17

等精度频率计verilog，quartus仿真视频，原理图，代码

全量程)C：时钟频率:50kHzD：预闸门时间:01sE：系统时钟频率:50MHzF：频率计算:保留1位小数本代码下载：等精度频率计设计verilog，quartus仿真_Verilog/VHDL资源下载FPGA
蟹代码丫·2023-10-09 00:46

基于Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）的高性能PCIe数据预处理平台

板卡采用Xilinx的高性能UltraScale+MPSOC系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及设备间互联传输。
北京青翼科技·2023-10-08 22:55

【TES720D-KIT】青翼科技支持双网口的全国产化四核CPU+FPGA处理器开发套件

TES720D-KIT是专门针对我司TES710D（基于复旦微FMQL10S400的全国产化ARM核心板）的一套开发套件，它包含1个TES720D核心板，加上一个TES720D-EXT扩展底板。FMQL20S400是复旦微电子研制的全可编程融合芯片，在单芯片内集成了具有丰富特点的四核处理器（PS）和可编程逻辑（PL），基于先进的28nm工艺，配合相应的开发软件，实现一体化软硬件平台，方便用户开发，
北京青翼科技·2023-10-08 22:55

基于复旦微JFM7K325T FPGA的高性能PCIe总线数据预处理载板（100%国产化）

PCIE711是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡采用复旦微的JFM7K325TFPGA作为实时处理器，实现各个接口之间的互联。该板卡可以实现100%国产化。
北京青翼科技·2023-10-08 22:23

HTML表单标签，web前端开发学习教程

前言过完年了，准备实习的你是已经在实习了，还是已经辞职回家过年，准备年后重新找工作呢，又或者是准备2021年春招？那么还没没踏出校门或者是刚出校门没多久的同学们该如何准备前端校招的面试呢？第一个阶段，开发环境和工具准备浏览器（Google，FireFox，…）下载，安装前端开发工具vscode，下载、安装node、npm、webpack、webpack-cli、cnpm，配置前端开发环境下载、配置
前端高级编程·2023-10-08 18:49

【2023研电赛】东北赛区一等奖作品：基于FPGA的小型水下无线光通信端机设计

基于FPGA的小型水下无线光通信端机设计参赛单位：大连理工大学指导教师：殷洪玺教授参赛成员：黄安、文浩、肖胡浩研究背景随着海洋开放程度越来越高、海洋发展速度的加快，以及半导体器件的连
极术社区·2023-10-08 14:26

FPGA时序约束中set_false_path的使用

Afalsepathcanbeapathlogicallyimpossible.Let'stakeacircuitshownbelowasanexample.Aswecanseefromthediagram,itislogicallyimpossiblefroma1,throughf1andb2,tof2.Italsologicallyimpossiblefromb2,throughf1anda2
长弓的坚持·2023-10-08 12:23

FPGA约束：逻辑互斥的set_clock_groups

FPGA约束：逻辑互斥的set_clock_groupsFPGA设计中，时钟是一个非常重要的因素，而且布线延时是不可避免的。因此，时钟管理和数据路径是FPGA设计中重要的部分。
编码实践·2023-10-08 12:53
上一页 50 51 52 53 54 55 56 57 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他