FPGA学习教程第59页

上位机和FPGA开发板--串口通信实验

首先，上位机发送数据给FPGA开发板；然后，FPGA开发板收到数据，再回发给上位机。

s375527511·2023-09-24 05:14

SPI配置ADC芯片_明德扬FPGA学习心得

针对每个输出信号，单独编写程序。cnt0cnt1cnt2adc_sclkadc_csadc_dindoutdout_vld输入信号，不需要单独编写程序。clkrst_nadc_dout

s375527511·2023-09-24 05:14

【【萌新的FPGA学习之初识ZYNQ】】

萌新的FPGA学习之初识ZYNQ进入21世纪，FPGA的发展进入了累积阶段。人们发现，FPGA的发展此时遭遇了瓶颈，因此单纯的提升FPGA的容量已经不能满足各类应用的需求。

ZxsLoves·2023-09-24 02:17

【水【萌新的FPGA学习之仿真-3】】

萌新的FPGA学习之仿真我掌握了modelsim仿真的大部分但是对我来说还是太难了我选择把仿真的重任交还到vivado上我们vivado跑完发现了错误ok我们发现第一个point有问题查找波形先看控制通路特别是

ZxsLoves·2023-09-24 02:47

【【萌新的FPGA学习之实战流水灯】】

萌新的FPGA学习之实战流水灯实验任务本节的实验任务是使用领航者底板上的两个PLLED灯顺序点亮并熄灭，循环往复产生流水灯的效果，流水间隔时间为0.5s。

ZxsLoves·2023-09-24 01:45

Node.jsvs PHP-哪一个更适合2021年？

想系统学习前端web的朋友，欢迎私信奕辰获取免费学习教程。1.评论文章，

大前端奕辰·2023-09-24 01:41

FPGA片内RAM读写测试实验

文章目录前言一、创建及配置工程1、创建工程2、添加RAMIP核3、添加ILAIP核二、程序编写1、新建测试程序2、新建仿真文件三、进行仿真四、下载到FPGA1、引脚约束及时序约束2、生成比特文件3、下载程序

岁月指尖流·2023-09-24 00:02

HDLBits Exams/ece241 2013 q12

之前名字是dff跟fpga内部的逻辑器件重名就会报错。

闪光的正幸·2023-09-23 21:18

11 FPGA_简易电压表设计与验证（附代码）

1.模数转换理论模数转换器又称（A/D转换器），通常是指一个将模拟信号转变为数字信号的电子元件或电路。常见的转换方式使将模拟量与基准量比对得到便于传输的二进制信号。生活中常见的模拟量有温湿度、图像、声音等。模拟信号与数字信号的转换过程一般分为四个步骤：采样、保持、量化、编码。前两个步骤在采样-保持电路中完成，后两步则在ADC芯片中完成。ADC的主要技术指标包括：分辨率、转换速率、量化误差、满刻度误

咖啡0糖·2023-09-23 21:43

【xilinx】Versal启动文件简述 pdi bif

Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者：MacMahonStephen，AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台

黄埔数据分析·2023-09-23 19:33

GTX/GTH/GTY/GTP/GTZ/GTM有什么区别？

比如7系列的FPGA，GTP最高可以达到6.6Gb/s，GTX最高12.5Gb/s，GTH最高13.1Gb/s，GTZ最高28.05Gb/

黄埔数据分析·2023-09-23 19:32

FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

本文主要介绍ZynqUltraScale+MPSoC系列器件的PS-PL之间互连的AXI总线接口。ZynqMPSoC系列器件的AXI总线结构如下图所示：PS侧可以使用PS-PLAXI接口调用PL侧的硬件加速器等接口。这种互连属于高带宽、低延迟的连接方式。ZynqMPSoC提供了12个PS-PLAXI端口，详细如下表所示：vivado里面也是12个PS-PLInterfaces可以使用。

黄埔数据分析·2023-09-23 19:31

[FPGA] FPGA并行编程

《ParallelProgrammingforFPGAhttps://github.com/KastnerRG/pp4fpgas–code

黄埔数据分析·2023-09-23 19:01

Vivado 综合属性之use_dsp48

如下的算术类型结构会综合成DSP48E资源；MultMult-add&Mult-subMult-accumulate而adders，subtracters，与accumulators在默认情况下会使用fabric资源实现；fpga

一只迷茫的小狗·2023-09-23 16:06

FPGA 图像缩放千兆网 UDP 网络视频传输，基于B50610 PHY实现，提供工程和QT上位机源码加技术支持

9527华安·2023-09-23 15:49

使用Xilinx IP核进行PCIE开发学习笔记（一）简介篇

这当中需要完成硬件部分，使用FPGA板实现，同时需要编写Windows下的驱动编写。

非鱼知乐·2023-09-23 13:50

CRC校验原理与FPGA实现（含推导过程）

CRC校验原理与FPGA实现（含推导过程）写在前面一、CRC校验原理1.1CRC校验基本概念1.2CRC校验计算1.2.1发送端CRC校验码计算1.2.1.1CRC校验码计算方法1.2.1.2CRC校验码计算例子

锅巴不加盐·2023-09-23 03:11

FPGA project ： inf_rcv

moduletop(inputwiresys_clk,inputwiresys_rst_n,inputwireinf_in,outputwireled,outputwireds,outputwireoe,outputwireshcp,outputwirestcp);//例化连线wire[7:0]data;wiresign;wire[19:00]data_w;assigndata_w={12'd0,

warrior_L_2023·2023-09-23 01:43

宝塔部署laravel出坑教程

宝塔面板完整部署laravel项目,并通过域名打开web页面（主要解决一键lnmp和宝塔自带lnmp冲突）推荐composer安装laravel安装教程及学习教程一定不要在这里入坑-通过laravel安装器安装和

YD先生·2023-09-23 01:11

千兆以太网传输层 UDP 协议原理与 FPGA 实现

文章目录前言心得体会一、UDP协议介绍二、UDP数据报格式三、UDP数据发送测试四、Verilog实现UDP数据发送1、IP头部检验IPchecksun的计算2、以太网报文的校验字段FCS的计算3、以太网报文发送模块实现五、以太网数据发送测试六、仿真代码七、仿真波形展示八、上板测试九、UDP发送逻辑调试验证要点前言本章将讲解千兆以太网传输层UDP协议的相关内容。学习UDP层协议的内容，核心也是明确

C.V-Pupil·2023-09-22 22:41

【CNN-FPGA开源项目解析】03--单格乘加运算单元PE & 单窗口卷积块CU 模块

03–单格乘加运算单元PE&单窗口卷积块CU文章目录03--单格乘加运算单元PE&单窗口卷积块CU前言单格乘加运算单元PE代码模块结构时序逻辑分析对其上层模块CU的要求单窗口卷积块CU代码逻辑分析前言第一和第二篇日志已经详细阐述了"半精度浮点数"的加法和乘法模块了。需要注意，他们的输入和输出均是16bit的半精度浮点数。现在我们自下而上，向着更顶层进发，用floatMult16和floatAdd1

GalaxyerKw·2023-09-22 20:51

创龙TL6678F开发板: 实现FPGA与DSP之间 SRIO(3.125Gbps, 4x)通信

创龙TL6678F开发板官方Demo:SRIO_AD9613实现了FPGA和DSP之间的SRIO通信,SRIO的速率为5Gbps.在FPGA端,srio_gen_2模块的参考时钟为125MHz.而Demo

falwat·2023-09-22 18:42

Java开发人员必须知道和了解的案头网站

http://www.w3schools.com/语言：英语简介：W3C制定的标准诸如XML,HTML,XSL等等的在线学习教程。

chowKey·2023-09-22 15:30

hisi3531a 使用 gpio模拟 spi 升级fpga，在254上打包升级包时，调用.sh出错

Hi3531A_SDK_V1.0.4.0venc实例程序运行报错，错误码0xa0108010运行日志如下：/mnt/Hi3531A_SDK_V1.0.4.0/mpp/sample/venc#./sample_venc0[SAMPLE_COMM_VI_Start]-719:StartVIDev00![SAMPLE_COMM_VI_StartDev]-607:HI_MPI_VI_SetDevAttrf

松188·2023-09-22 14:47

FPGA千兆网 UDP 网络视频传输，基于88E1518 PHY实现，提供工程和QT上位机源码加技术支持

UDP协议栈数据缓冲IP地址、端口号的修改TriModeEthernetMAC介绍以及移植注意事项88E1518PHYQT上位机和源码4、vivado工程详解5、工程移植说明vivado版本不一致处理FPGA

9527华安·2023-09-22 11:35

FPGA project : DS18B20

本想着一天发一个实验的，这个ds18b20，耗时两天。代码写了两次，呜呜~由于第二次写代码没画时序图，所以代码和时序图一些参数有些不一致，但问题不大。这里有几件事情值得一提：1：关于状态机的编写，我觉得还是三段式比较好。2：关于生成其他时钟信号，用来做触发边沿。我不喜欢用这种方法（提一个概念“全局时钟网络”）。所以用产生一个1usbase基础计时器，产生一个1us的标志信号。之后的计数器与该计数器

warrior_L_2023·2023-09-22 10:19

FPGA板卡启动以及LED灯带调试

环境配置软件：MobaXterm（free版本即可）下载教程参考：MobaXterm（终端工具）下载&安装&使用教程_蜗牛也不慢......的博客-CSDN博客Win32Disklmager下载教程参考：不分类工具：Win32DiskImager安装教程_win32disklmager安装教程_月挽的博客-CSDN博客硬件准备：网线一根（连接板卡和电脑，当然也可以连接路由器），Sd卡一张和读卡器（

Allencc5658·2023-09-22 10:19

使用接口包装器模块简化在FPGA上实现PCIe的过程

许多最终应用程序都将基于FPGA的设计用作其解决方案的固有组件。他们通常需要PCIExpress（PCIe）作为必不可少的功能，以提供与系统中其他组件的标准化接口。

非著名程序员阿强·2023-09-22 10:17

基于FPGA的图像白平衡算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2023/08/01//DesignName://ModuleName:RGB2gray

简简单单做算法·2023-09-22 06:53

【Redis】Redis 的学习教程（十一）之使用 Redis 实现分布式锁

1.分布式锁概念在多线程环境下，为了保证数据的线程安全，锁保证同一时刻，只有一个可以访问和更新共享数据。在单机系统我们可以使用synchronized锁、Lock锁保证线程安全。synchronized锁是Java提供的一种内置锁，在单个JVM进程中提供线程之间的锁定机制，控制多线程并发。只适用于单机环境下的并发控制。想要在多个节点中提供锁定，在分布式系统并发控制共享资源，确保同一时刻只有一个访问

sco5282·2023-09-22 06:16

高云FPGA系列教程（10）：letter-shell移植

文章目录letter-shell简介letter-shell源码获取letter-shell移植函数和变量应用示例本文是高云FPGA系列教程的第10篇文章。

whik1194·2023-09-22 04:09

萌新的FPGA学习绪论-1

萌新的FPGA学习绪论-1其实很多的课和内容都是相通的我在跑完单周期的RiscV时候虽然最后还差点意思但是基本的逻辑实现没有特别大的问题过两天写一个Spec文档说明一下由于开始一个新的设计所以对于RiscV

ZxsLoves·2023-09-22 04:11

【【萌新的FPGA学习之Vivado下的仿真入门-2】】

萌新的FPGA学习之Vivado下的仿真入门-2我们上一章大概了解了我们所需要进行各项操作的基本框架对于内部实现其实一知半解我们先从基本的出发但从FPGA了解一下vivado下的仿真入门正好帮我把自己的

ZxsLoves·2023-09-22 03:09

电赛元器件清单多年总结及分析

双通道)函数发生器(50MHz，双通道)任意波信号发生器(1MHz)频谱分析仪(1GHz)频率计(500MHz)功率分析仪数字毫伏表以太网交换机(通用4~24端口百兆/千兆)网线通断测试仪单片机开发系统、FPGA

HappyGuya·2023-09-22 01:42

HDlbits Count clock 12小时制时钟 verilog fpga

moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);reg[3:0]ssge;reg[3:0]ssshi;reg[3:0]mmge;reg[3:0]mmshi;reg[3:0]hhge;reg[3:0]hhshi;always@(posedgeclk)be

Balien_·2023-09-22 01:09

AD入门第一期

主要功能包括原理图设计、印刷电路板设计、FPGA的开发、嵌入式开发、3D

RUIWENLI·2023-09-22 01:38

(Clock Domain Crossing)跨时钟域信号的处理（自我总结）

CummingsSNUG2008Boston_CDC.pdf参考：跨时钟域处理方法总结–最终详尽版-love小酒窝-博客园跨时钟域（CDC）设计方法之单bit信号篇（一）|电子创新网赛灵思社区孤独的单刀_Verilog语法,FPGA

HappyGuya·2023-09-22 01:37

matlab自动生成FPGA rom源码

1matlab源码closeallclearallclci=0:1:(300000-100-1);x=300000./(100+i);x=x./2;x=round(

LEEE@FPGA·2023-09-21 23:59

Redis 面试题缓存穿透缓存击穿缓存雪崩

Redis菜鸟教程Redis命令参考（红色）Redis命令参考（蓝色）Redis数据库学习教程（快速入门版）1、缓存穿透key对应的数据在数据源并不存在，每次针对此key的请求从缓存获取不到，请求都会到数据源

KingCruel·2023-09-21 22:29

算力被巨头垄断，小矿工该做什么？

BTC开启电脑挖矿时代十年之久，各种矿币层出不穷，挖矿工具也一再升级，从CPU到GPU，FPGA，再到专业的ASIC矿机、专业矿池。

BB小九菜123·2023-09-21 17:15

深度学习环境搭建——之PyCharm安装配置

PyCharm安装配置参考：1，https://www.runoob.com/w3cnote/pycharm-windows-install.html书接上回，继续开始PyCharm安装；序言：工作中一直从事的是FPGA

呓语煮酒·2023-09-21 16:39

深度学习环境搭建——之Anaconda3安装配置

序言：工作中一直从事的是FPGA嵌入式开发，图像处理相关的工作。

呓语煮酒·2023-09-21 16:38

基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。

北京青翼科技·2023-09-21 16:41

FPGA实现LVDS接口（1）--ALTDDIO_IN、ALTDDIO_OUT（双倍数据速率I/O，DDIO）的使用

目录1、前言2、ALTDDIO_INIP核2.1、理论2.2、仿真3、ALTDDIO_OUTIP核3.1、理论

孤独的单刀·2023-09-21 14:06

【正点原子FPGA连载】第三十三章以太网ARP测试实验-摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-301505-1-1.html4）对正点原子FPGA感兴趣的同学可以加群讨论

正点原子·2023-09-21 14:05

ec20 以太网_「正点原子FPGA连载」第二十五章以太网ARP测试实验（一）

1)摘自【正点原子】领航者ZYNQ之FPGA开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?

weixin_39600616·2023-09-21 14:35

以太网ARP测试实验

1.1ARP测试整体框架当上位机发送ARP请求时，FPGA返回ARP应答数据；当按下FPGA的触摸按键时，FPGA发送ARP请求，上位机返回ARP应答数据。

STATEABC·2023-09-21 14:03

8 FPGA时序约束实战篇之主时钟约束

约束主时钟在这一节开讲之前，我们先把wave_gen工程的wave_gen_timing.xdc中的内容都删掉，即先看下在没有任何时序约束的情况下会综合出什么结果？对工程综合并Implementation后，OpenImplementedDesign，会看到下图所示内容。可以看到，时序并未收敛。可能到这里有的同学就会有疑问，我们都已经把时序约束的内容都删了，按我们第一讲中提到的“因此如果我

张海军2013·2023-09-21 06:49

FPGA时序约束（五）衍生时钟约束与I/O接口约束

系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析FPGA时序约束（四）主时钟

贾saisai·2023-09-21 06:19

9 FPGA时序约束实战篇之衍生时钟约束

约束衍生时钟系统中有4个衍生时钟，但其中有两个是MMCM输出的，不需要我们手动约束，因此我们只需要对clk_samp和spi_clk进行约束即可。约束如下：create_generated_clock-nameclk_samp-source[get_pinsclk_gen_i0/clk_core_i0/clk_tx]-divide_by32[get_pinsclk_gen_i0/BUFHCE_

张海军2013·2023-09-21 06:19

推荐频道

FPGA学习教程