FPGA开发笔记

Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）

新建工程新建BlockDiagramFile保存为顶层文件新建VerilogHDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

基于Quartus Prime平台FPGA关于VGA显示的模块化设计：VGA八种单色屏1s切换显示、横条纹、竖条纹、棋盘格显示、显示模式按键可调、数码管显示单色屏序号

一：VGA协议简介VGA（VideoGraphicsArray）是一种显示接口标准，它最初由IBM于1987年推出。VGA协议定义了计算机视频输出信号的格式和特性。它主要用于连接计算机和显示器之间的传输，实现图像和视频的显示。VGA协议支持最高分辨率为640x480像素，色彩深度为16位色（即65,536种颜色）。它使用模拟信号传输，通过15个针脚的连接器将图像信号传送到显示器。VGA协议还定义了
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

【RH850/U2A】：开发笔记

开发笔记一、背景二、内容1、IO唤醒2、Wdg管理3、HSM休眠处理4、DMA开发笔记5、HSM与APP数据交互（单向）（中断方式）6、【RH850/U2A】：多核启动及同步过程7、【RH850/U2A
tjy912709177912·2023-12-26 23:23

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。
Bellwen·2023-12-26 20:27

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾，张艳辉编著
Bellwen·2023-12-26 20:56

【工具使用-AP】AP测试16通道数据不稳定现象

一，问题现象使用AP录制FPGA输出的TDM16的数据出现数据不稳定的情况。现象如下所示：二，问题原因WCK和DATA线没有接地。
__xu_·2023-12-26 19:07

vivado 对高阻z和不定态x信号的处理

如果发现反例，欢迎评论一起探讨文章目录声明引言1，高阻z代码综合后的原理图前仿真结果后仿真结果结论2，不定态代码综合后的原理图前仿真结果后仿真结果结论3，cnt的情况说明引言最近在做关于FPGA原型验证
月落乌啼霜满天@3760·2023-12-26 19:54

ila采集时钟波形，引发的关于时序的思考

但是在Debug时，我们可能需要判断FPGA内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下，还是用
月落乌啼霜满天@3760·2023-12-26 19:54

模型实战（18）之C++ - tensorRT部署GAN模型实现人脸超分辨重建

模型实战（18）之C++-tensorRT部署GAN模型实现人脸超分辨重建一个实现人脸超分辨率重建的demo支持StyleGAN:GPENorGFPGAN通过C++-tensorrt快速部署，推理速度每帧在
明月醉窗台·2023-12-26 16:14

性能暴增的Rope Crystal版本：红宝石（12.25）

同时引入了一些实验性参数，还更新了GFPGAN和引入了GPEN模型1！！！
若苗瞬·2023-12-26 14:55

普冉（PUYA）单片机开发笔记(1): UART通信

PY32F003系列MCU国产32位MCU日渐风行。在新做的项目中，为了Cost-down，考虑要用国产MCU替代进口货，如果可行，在单片机这一块，BOM可以降低一块钱。近日在考虑普冉（PUYA）的32位MCU。由于板子上MCU所需功能较为单一，因此考虑使用入门级的一款MCU进行替代。最终选择了PY32F003F18P。这个型号采用TSSOP20封装，PCB占用面积比较小虽然配备的内核是Corte
硬核老骆·2023-12-26 14:51

【工具使用-A2B】使用A2B配置16通道车载音频系统

使用FPGA输出双TDM8的信号给到A2BMaster节点，音频数据经过A2B双绞线，传输到A2BSlave节点，然后解析成双TDM8的音频数据，然后给到车载功放。
__xu_·2023-12-26 13:01

phy芯片测试寄存器_如何使用VIO去读取PHY里面对应寄存器测试RGMII接口

测试场景测试拓扑图如下试场景连接图测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端
weixin_39732866·2023-12-26 11:38

phy芯片测试寄存器_RGMII接口调试使用VIO读取PHY寄存器值

测试场景测试拓扑图如下试场景连接图测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端口返回给TestCenter，通过看TestCenter控制界面上显示结果判断自回环是否正确
电影人王迓难·2023-12-26 11:07

预约小程序开发笔记一：背景与技术方案的选型

一业务背景介绍很多企业的业务都需要通过服务预约来完成，比如酒店、美容、家政等等。但很多商家因缺少合适的服务预订工具，而不知道如何让客户尽快预约。这种情况下，制作一个自己的预约小程序，客户只需要扫码或者在微信里搜索你的小程序名字，就能通过小程序来快速预约服务。二前端技术方案选型原生：对性能特别苛刻or追求稳定or要用最新功能，请记住任何时刻原生都是最稳定性能最好的选择！！！！KBone：kbone是
CC同学呀·2023-12-26 10:38

veristand c语言编程,在NI VeriStand环境中进行FPGA相关配置

描述本文主要介绍了用户如何在NIVeriStand环境中进行基于FPGA的相关配置。并以使用7851R输出PWM波为例，叙述了在VeriStand2011运行环境中所需要的所有工作。
边缘人静心·2023-12-26 10:05

veristand c语言编程,NI VeriStand应用

NIVerStand有助于您配置针对多核处理器的实时引擎，以执行以下任务：本文引用地址：http://www.eepw.com.cn/article/113690.htm模拟、数字、通信总线，和基于现场可编程门阵列(FPGA
奈灵·2023-12-26 10:05

labview设置处理器内核数_搭配NI LabVIEW进行多核编程

搭配NILabVIEW进行多核编程NILabVIEW图形化编程方法不仅省时，还很适合对多核处理器和其他并行硬件[如：现场可编程门阵列(FPGA)]进行编程。
weixin_39982580·2023-12-26 10:35

veristand c语言编程,什么是NI VeriStand ?

即买即用的NIVerStand有助于您配置针对多核处理器的实时引擎，以执行以下任务：·模拟、数字、通信总线，和基于现场可编程门阵列(FPGA)的I/O接口·可触发，多文件数据记录·实时激励生成·计算通道
张梓萱·2023-12-26 10:35

如何编写VeriStand custom device/custom FPGA Target以及基本原理

在做HIL开发的时候用到了FPGA，对于Labview中可以很方便的使用FPGA，但是在用VeriStand做模型仿真的时候，调用FPGA就没呢么方便了。感觉就是功能还没有完善。
kcx064·2023-12-26 10:32

在 NI VeriStand 中使用 NI FPGA 设备的入门资料

在NIVeriStand中使用NIFPGA设备的入门资料-NI环境软件VeriStandLabVIEWFPGAModule驱动NICompactRIONIRSeriesMultifunctionRIOFlexRIONIVeriStand
面包超人总动员·2023-12-26 10:00

fpga 8段4位数码管verilator模拟

8段4位数码管verilator模拟seg.vmoduleseg(inputwireclk,inputwirerst_n,outputwire[7:0]SEG,outputwire[3:0]SEL);reg[7:0]digit[0:15]='{8'h3f,8'h06,8'h5b,8'h4f,8'h66,8'h6d,8'h7d,8'h07,8'h7f,8'h6f,8'h77,8'h7c,8'h39,
yvee·2023-12-26 09:40

Intel FPGA 技术开放日

概要时间：2023.11.14全天（9:00-16:20）地点：北京望京.凯悦酒店主题内容：分享交流了IntelFPGA产品技术优势和落地实践方案。
tiger119·2023-12-26 09:39

FPGA分频电路设计(2)

实验要求：采用4个开关以二进制形式设定分频系数（0-10），实现对已知信号的分频。类似实验我之前做过一次，但那次的方法实在是太笨了：利用VHDL实现一定系数范围内的信号分频电路需要重做以便将来应对更大的分频系数先画个图分析下:做偶数系数的分频，你只要关注上升沿或下降沿中的其中一种即可，但如果是奇数系数分频，你必须同时关注两种变化。我的代码：libraryieee;useieee.std_logic
非洲蜗牛·2023-12-26 09:09

NI VeriStand中的硬件I / O延迟时间

NIVeriStand中的硬件I/O延迟时间-NI适用于软件VeriStand问题详述在我的VeriStand项目中，我要从DAQ或FPGA硬件中获取数据，在模型中处理输出，然后输出数据。
面包超人总动员·2023-12-26 09:38

【FPGA】分享一些FPGA高速信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-26 09:38

FPGA-AMBA协议、APB协议、AHB规范、AXI４协议规范概述及它们之间的关系

FPGA-AMBA协议、APB协议、AHB协议、AXI４协议规范概述笔记记录，AMBA协议、APB协议、AHB规范、AXI４协议规范概述，只是概述描述，具体详细的协议地址传输、数据传输等内容将在下一章节详细说明
Bellwen·2023-12-26 09:06

fpga verilog rs232 发送模块实现

RS-232是一种串行通信协议，用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范，为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器，用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了，一个发送一个接收还有个地。rs232是单端传输，还有485，422差分传输，485半双工，422全双工，原理差不多下面
yvee·2023-12-26 09:36

耦合

理想的过程是没有耦合，直通似的，这就是FPGA固件开发人员的模式。“是啊，电路连线中怎么耦合呢？”。他们会开放出一堆的寄存器供配置，不同的模式下有不同的配置。
ww4u·2023-12-26 05:12

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求
Per_HR7·2023-12-25 23:48

【【IIC模块Verilog实现---用IIC协议从FPGA端读取E2PROM】】

IIC模块Verilog实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves·2023-12-25 17:05

【FPGA】Verilog 实践：优先级编码器 | Priority encoder

0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C·2023-12-25 17:52

趋动科技猎户座OrionX AI加速器资源池化软件——产品介绍

目前，云端AI算力主要由三类AI加速器来提供：GPU，FPGA和AIASIC芯片。这些加速器的优点是性能非常高，缺点是价格也非常高。今天由于缺乏高效经济的AI加速器虚拟化解决方案，绝大部分企业因无法构
virtaitech·2023-12-25 15:07

Electron Vue3 开发笔记（三）

今天开始配置一个完整的项目，如何搭建一个登录页面。登录页面采用ui部分为自定义，没有采用element-plus。该项目背景透明、CSS圆角、标题栏和菜单全部隐藏，采用自定义“关闭”和“最小化”按钮（主进程与渲染进程之间通信）、自定义桌面图标、r任务栏图标等。Electron分为主进程和渲染进程：主进程：每个Electron应用程序都有一个主进程，作为应用程序的入口点。主进程在Node.js环境中
BOYKA®·2023-12-25 13:00

FPGA扫盲文

姓名：吕红霞；学号：20011210203；学院：通信工程学院转自https://mp.weixin.qq.com/s/8_na7HzTAryQE5SRxjfwOA【嵌牛导读】本文介绍了FPGA的发展历程
Sundae_ae0b·2023-12-25 10:58

探寻FPGA技术的广泛应用与未来前景

目录1.FPGA的基础2.FPGA的工作原理3.FPGA的优势3.1灵活性3.2快速开发周期3.3高性能4.FPGA的应用领域4.1通信系统4.2图像处理4.3嵌入式系统4.4科学研究5.FPGA的未来展望
若忘即安·2023-12-25 09:23

【FPGA】分享一些FPGA视频图像处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:33

【INTEL（ALTERA）】 quartus使用Compute Express Link（CXL） 设计示例的 R-Tile IP 的 CSR 相关问题

说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题，面向ComputeExpressLink*（CXL*）Type2/3设计示例R-Tile英特尔®FPGAIP中的CSR访问数据宽度从
神仙约架·2023-12-25 08:03

【INTEL（ALTERA）】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题，IntelAgilex®7R-TileComputeExpressLink*（CXL*）1.1/2.0FPGAIP中设备ID
神仙约架·2023-12-25 08:03

【FPGA】分享一些FPGA协同MATLAB开发的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:00

基于FPGA的图像Robert变换实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览fpga的结果导入到matlab显示：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-12-25 07:30

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。CSDN个人博客链接：https://blog.csdn.net/qq_44447544?
雪天鱼·2023-12-25 01:52

vivado 输出延迟

当考虑应用板时，此延迟表示以下各项之间的相位差：1.数据从FPGA的输出封装引脚通过板传播到另一个设备，以及2.相对基准板时钟。
cckkppll·2023-12-24 23:44

vivado I/O延迟约束

因为AMDVivado™集成设计环境（IDE）只能在FPGA的边界内识别时序，必须使用以下方法用于指定存在于这些边界之外的延迟值的命令：•set_input_delay•set_output_delay
cckkppll·2023-12-24 23:14

龙芯杯个人赛串口——做一个 UART串口——RS-232

2.波特率时钟生成器ParameterizedFPGAbaudgenerator3.RS-232transmitter数据序列化完整代码：4.RS-232receiverOversa
码尔泰·2023-12-24 21:38

LabVIEW与PID在温度测控系统中的应用

系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或Verilog）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发·2023-12-24 20:28

one wire（单总线）FPGA代码篇

一.引言单总线（OneWire）是一种串行通信协议，它允许多个设备通过一个单一的数据线进行通信。这个协议通常用于低速、短距离的数字通信，特别适用于嵌入式系统和传感器网络。二.onewire通信优点缺点优点：单一数据线：单总线仅需要一根数据线，这极大地简化了硬件连接。设备可以在同一总线上连接，并且通过地址来区分彼此。低成本：单总线协议不需要复杂的硬件，这降低了成本。这使其成为连接多个设备的经济实惠选
我来挖坑啦·2023-12-24 19:26

Verilog RAM/ROM的数据初始化

文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。
暴风雨中的白杨·2023-12-24 18:55

【必读】从MII到RGMII，一文了解以太网PHY芯片不同传输接口信号时序！

1、概述  不管是使用FPGA还是ARM，想要实现以太网通信，都离不开以太网PHY芯片，其功能如下所示，FPGA或者ARM将以太网数据发送给PHY芯片，PHY会将接收数据转换成模拟的差分信号传输到RJ45
电路_fpga·2023-12-24 17:56

vivado 时钟延迟、抖动和不确定性

时钟延迟在板上和FPGA内部传播后，时钟边沿到达其目的地有一定的延迟。
cckkppll·2023-12-24 17:23
上一页 17 18 19 20 21 22 23 24 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他