FPGA项目笔记

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2
Hello-FPGA·2024-01-04 19:13

Intel MediaSDK

硬件加速是指通过显卡，FPGA等硬件进行视频编解码，由于硬件有专门优化，所以性能高，能耗低，非硬件加速编解码是指通过CPU进行视频编解码，性能就没那么高（虽然有相关CPU指令优化），由于视频编解码计算量很大
gykimo·2024-01-04 15:45

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS·2024-01-04 11:20

Vivado link synplify edf 和 xilinx ip或者原语

/XX.edif添加IPlink_design-topXX-partXXwrite_checkpointlinked.dcp-part指的是FPGA器件-top指的是顶层的名字，乱填会报错read_edif
Jade-YYS·2024-01-04 11:18

【INTEL（ALTERA）】Agilex7 M 系列动态重配置FPGA IP接口 PHY Lite 无法校准

说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题，当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列FPGA中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架·2024-01-04 08:19

【INTEL（ALTERA）】Arria V FPGA GPIO 引脚上的内部箝位二极管是否始终处于活动状态？

说明当设备未通电或未配置设备时，英特尔®Arria®VFPGAGPIO引脚上的内部箝位二极管是否处于活动状态？
神仙约架·2024-01-04 08:11

STM32 HAL库定时器触发DMA并口数据传输

代码目的：STM32与FPGA通讯，通过8位并口线进行通讯，16byte的数据在10us之内通过8位并口数据线传给FPGA，FPGA读取该数据。
make no noise·2024-01-04 08:35

FPGA万花筒之(十七):基于FPGA的卷积神经网络实现之池化模块、全连接模块与输出

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/1070845889【嵌牛导读】FPGA
张俸玺20012100022·2024-01-04 05:01

Vector CANOE VT2004A配置详解

系列相关文章导览，下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列板卡文章导览，下面链接可直接跳转VectorCANoeVTsystem传送门文章目录引言关于VT2004AFPGAVT2004A
diagCar·2024-01-04 00:35

何凯明：Single Image Haze Removal Using Dark Channel Prior

参考：19_基于暗通道先验的图像去雾算法(原理)_大磊FPGA图像处理_哔哩哔哩_bilibili参考：走出寂静岭！
mytzs123·2024-01-04 00:31

IC职场说——入职4个月数字IC前端设计师兄感受（篇一）

做IC这个岗位的感受我在校期间是做FPGA开发的，工作后做的是数字IC前端，很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身，可能会一些FPGA经验或者只会用Veri
数字积木·2024-01-03 23:37

数字IC入门基础（汇总篇）

文章目录数字IC设计流程FPGA设计流程组合与时序综合速度优化与面积优化同步通信（有没有同步时钟）与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路
IC学习者·2024-01-03 23:04

【FPGA入门】第八篇、FPGA驱动VGA实现动态图像移动

目录第一部分、实现效果第二部分、动态VGA显示的原理1、将动态显示的区域提前进行赋值2、图像块的移动是每张图片叠加后的效果3、如何实现图像块位置的改变第三部分、系统结构和驱动波形1、系统的Top-down结构2、图像块移动的驱动波形第四部分、代码1、同步信号驱动vga_driver.v2、方块移动和rgb输出模块rgb.out.v3、顶层模块top_vga_move.v第五部分、总结1、关于显示的
大屁桃·2024-01-03 20:17

FPGA LCD1602驱动代码 （已验证）

一.需求解读1.需求在液晶屏第一行显示“HELLOFPGA1234!”2.知识背景1602液晶也叫1602字符型液晶，它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LEEE@FPGA·2024-01-03 19:23

【FPGA/verilog -入门学习16】fpga状态机实现

需求：用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据（每个时钟周期输入1bit），当检测到一串“101100”的输入数据时，产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后，输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代·2024-01-03 17:06

【FPGA/verilog -入门学习15】vivado FPGA 数码管显示

1，需求：使用xc720开发板的8个数码管显示123456782，需求分析：75hc5951，74hc595驱动，将串行数据转换成并行输出。对应研究手册2，发送之前将要发的数据，合并成高8位:SEG,低8位：SEL,结合testbanch查看波形，使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代·2024-01-03 17:34

如何用FPGA输出正弦波、三角波等

如何用FPGA输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台：Quartusll2、芯片：不重要二、步骤1、设置ROMIP核设置ROMIP核，根据使用的
第六个葫芦娃·2024-01-03 14:26

154-基于FMC 八路SFP+万兆光纤子卡

一、板卡概述本卡是一个FPGA夹层卡（FMC）模块，可提供高达8个SFP/SFP+模块接口，直接插入千兆位级收发器（MGT）的赛灵思FPGA。
Anin蓝天·2024-01-03 13:39

4 路 SFP+光纤接口 FMC 子板

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:35

2路 QSFP+ 万兆光纤FMC子卡

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:05

207-MC207-基于FMC 两路QSFP+光纤收发子卡

MC207-基于FMC两路QSFP+光纤收发子卡一、板卡概述本卡是一个FPGA夹层卡（FMC）模块，可提供高达2个QSFP/QSFP+模块接口，直接插入千兆位级收发器（MGT）的赛灵思FPGA。
hexiaoyan827·2024-01-03 13:04

通信与处理平台（全国产硬件平台）

1.JFM7K325T核心板JFM7K325T核心板是一款基于复旦微FPGA设计的高端工业级模块，采用100%全国产化设计。FPGA引脚资源通过工业级高速B2B连接器引出。
彬鸿科技·2024-01-03 13:31

FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇FPGA技术江湖

一、半加器概念半加器，就是y=a+b，不考虑进位，如下真值表，a、b表示2个相加的数，y表示和，Co表示结果有没有进位从真值表可以得出，y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器，就是y=a+b+c_up，要考虑进位，如下真值表，a、b表示2个相加的数，c_up表示低位向本位的进位标志，Co表示计算结果有没有向高位进位。从真值表可以得出，y和Co的布尔表达式y=
ONEFPGA·2024-01-03 13:03

FPGA 底层资源介绍

XilinxFPGA底层资源介绍本文转载自：瓜大三哥微信公众号XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以
疯狂的泰码君·2024-01-03 07:09

N1ghtBreeze ZYNQ与一般FPGA的区别

https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学FPGA的时候用的是基于spartan的FPGA开发板，当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级
疯狂的泰码君·2024-01-03 07:39

【紫光同创国产FPGA教程】——（PGL22G第一章）LED流水灯实验例程

www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古EU22K）一：盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯，其中1个是电源指示灯（POWER）；2个是FPGA
小眼睛FPGA·2024-01-03 06:00
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他