Fpga

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2
Hello-FPGA·2024-01-04 19:13

Intel MediaSDK

硬件加速是指通过显卡，FPGA等硬件进行视频编解码，由于硬件有专门优化，所以性能高，能耗低，非硬件加速编解码是指通过CPU进行视频编解码，性能就没那么高（虽然有相关CPU指令优化），由于视频编解码计算量很大
gykimo·2024-01-04 15:45

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS·2024-01-04 11:20

Vivado link synplify edf 和 xilinx ip或者原语

/XX.edif添加IPlink_design-topXX-partXXwrite_checkpointlinked.dcp-part指的是FPGA器件-top指的是顶层的名字，乱填会报错read_edif
Jade-YYS·2024-01-04 11:18

【INTEL（ALTERA）】Agilex7 M 系列动态重配置FPGA IP接口 PHY Lite 无法校准

说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题，当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列FPGA中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架·2024-01-04 08:19

【INTEL（ALTERA）】Arria V FPGA GPIO 引脚上的内部箝位二极管是否始终处于活动状态？

说明当设备未通电或未配置设备时，英特尔®Arria®VFPGAGPIO引脚上的内部箝位二极管是否处于活动状态？
神仙约架·2024-01-04 08:11

STM32 HAL库定时器触发DMA并口数据传输

代码目的：STM32与FPGA通讯，通过8位并口线进行通讯，16byte的数据在10us之内通过8位并口数据线传给FPGA，FPGA读取该数据。
make no noise·2024-01-04 08:35

FPGA万花筒之(十七):基于FPGA的卷积神经网络实现之池化模块、全连接模块与输出

姓名：张俸玺学号：20012100022学院：竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/1070845889【嵌牛导读】FPGA
张俸玺20012100022·2024-01-04 05:01

Vector CANOE VT2004A配置详解

系列相关文章导览，下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列板卡文章导览，下面链接可直接跳转VectorCANoeVTsystem传送门文章目录引言关于VT2004AFPGAVT2004A
diagCar·2024-01-04 00:35

何凯明：Single Image Haze Removal Using Dark Channel Prior

参考：19_基于暗通道先验的图像去雾算法(原理)_大磊FPGA图像处理_哔哩哔哩_bilibili参考：走出寂静岭！
mytzs123·2024-01-04 00:31

IC职场说——入职4个月数字IC前端设计师兄感受（篇一）

做IC这个岗位的感受我在校期间是做FPGA开发的，工作后做的是数字IC前端，很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身，可能会一些FPGA经验或者只会用Veri
数字积木·2024-01-03 23:37

数字IC入门基础（汇总篇）

文章目录数字IC设计流程FPGA设计流程组合与时序综合速度优化与面积优化同步通信（有没有同步时钟）与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路
IC学习者·2024-01-03 23:04

【FPGA入门】第八篇、FPGA驱动VGA实现动态图像移动

目录第一部分、实现效果第二部分、动态VGA显示的原理1、将动态显示的区域提前进行赋值2、图像块的移动是每张图片叠加后的效果3、如何实现图像块位置的改变第三部分、系统结构和驱动波形1、系统的Top-down结构2、图像块移动的驱动波形第四部分、代码1、同步信号驱动vga_driver.v2、方块移动和rgb输出模块rgb.out.v3、顶层模块top_vga_move.v第五部分、总结1、关于显示的
大屁桃·2024-01-03 20:17

FPGA LCD1602驱动代码 （已验证）

一.需求解读1.需求在液晶屏第一行显示“HELLOFPGA1234!”2.知识背景1602液晶也叫1602字符型液晶，它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LEEE@FPGA·2024-01-03 19:23

【FPGA/verilog -入门学习16】fpga状态机实现

需求：用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据（每个时钟周期输入1bit），当检测到一串“101100”的输入数据时，产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后，输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代·2024-01-03 17:06

【FPGA/verilog -入门学习15】vivado FPGA 数码管显示

1，需求：使用xc720开发板的8个数码管显示123456782，需求分析：75hc5951，74hc595驱动，将串行数据转换成并行输出。对应研究手册2，发送之前将要发的数据，合并成高8位:SEG,低8位：SEL,结合testbanch查看波形，使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代·2024-01-03 17:34

如何用FPGA输出正弦波、三角波等

如何用FPGA输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台：Quartusll2、芯片：不重要二、步骤1、设置ROMIP核设置ROMIP核，根据使用的
第六个葫芦娃·2024-01-03 14:26

154-基于FMC 八路SFP+万兆光纤子卡

一、板卡概述本卡是一个FPGA夹层卡（FMC）模块，可提供高达8个SFP/SFP+模块接口，直接插入千兆位级收发器（MGT）的赛灵思FPGA。
Anin蓝天·2024-01-03 13:39

4 路 SFP+光纤接口 FMC 子板

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:35

两通道SFP+和单通道QSFP+万兆光纤子卡

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:35

2路 QSFP+ 万兆光纤FMC子卡

板卡符合VITA57.1标准，可作为一个理想的IO模块通过FMC（HPC）耦合至FPGA的吉比特收发器（MGT）。
潘通·2024-01-03 13:05

207-MC207-基于FMC 两路QSFP+光纤收发子卡

MC207-基于FMC两路QSFP+光纤收发子卡一、板卡概述本卡是一个FPGA夹层卡（FMC）模块，可提供高达2个QSFP/QSFP+模块接口，直接插入千兆位级收发器（MGT）的赛灵思FPGA。
hexiaoyan827·2024-01-03 13:04

通信与处理平台（全国产硬件平台）

1.JFM7K325T核心板JFM7K325T核心板是一款基于复旦微FPGA设计的高端工业级模块，采用100%全国产化设计。FPGA引脚资源通过工业级高速B2B连接器引出。
彬鸿科技·2024-01-03 13:31

FPGA系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇FPGA技术江湖

一、半加器概念半加器，就是y=a+b，不考虑进位，如下真值表，a、b表示2个相加的数，y表示和，Co表示结果有没有进位从真值表可以得出，y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器，就是y=a+b+c_up，要考虑进位，如下真值表，a、b表示2个相加的数，c_up表示低位向本位的进位标志，Co表示计算结果有没有向高位进位。从真值表可以得出，y和Co的布尔表达式y=
ONEFPGA·2024-01-03 13:03

FPGA 底层资源介绍

XilinxFPGA底层资源介绍本文转载自：瓜大三哥微信公众号XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以
疯狂的泰码君·2024-01-03 07:09

N1ghtBreeze ZYNQ与一般FPGA的区别

https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学FPGA的时候用的是基于spartan的FPGA开发板，当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级
疯狂的泰码君·2024-01-03 07:39

【紫光同创国产FPGA教程】——（PGL22G第一章）LED流水灯实验例程

www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古EU22K）一：盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯，其中1个是电源指示灯（POWER）；2个是FPGA
小眼睛FPGA·2024-01-03 06:00

CPU/FPGA/专用 IC 访问外挂存储器等必须进行时序分析

CPU、FPGA（现场可编程门阵列）和专用集成电路（IC）访问外挂存储器时必须进行时序分析的原因是为了确保数据的正确性和系统的稳定性。
手搓机械·2024-01-03 02:31

【转】为什么FPGA难学？是因为你还没搞清背后的根源

经常看到有初学者的提问，本人零基础，想学FPGA，求有经验的人说说，我应该从哪入手，应该看什么教程，应该用什么学习板和开发板，看什么书等，希望有经验的好心人能够给我一些引导。FPGA到底怎么学呢？
刻一·2024-01-02 22:08

FPGA——三段式状态机(1)

状态机全称是有限状态机（FiniteStateMachine、FSM），是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。状态机可根据控制信号完成预定的状态转换，由组合逻辑电路和寄存器组成，可由状态转换表或状态转换图描述。输出只和当前状态有关而与输入无关成为Moore型状态机，输出和当前状态、输入都有关称为Mealy型状态机。1、状态机标准好的状态机的标准很多，最重要的几个方面如下：
发光中请勿扰·2024-01-02 19:44

FPGA 状态机(FSM)的三段式推荐写法

用一段式建模FSM的寄存器输出的时候，必须要综合考虑现态在何种状态转移条件下会进入哪些次态，然后在每个现态的case分支下分别描述每个次态的输出，这显然不符合思维习惯；而三段式建模描述FSM的状态机输出时，只需指定case敏感表为次态寄存器，然后直接在每个次态的case分支中描述该状态的输出即可，根本不用考虑状态转移条件。本例的FSM很简单，如果设计的FSM相对复杂，三段式的描述优势就会凸显出来。
neufeifatonju·2024-01-02 19:44

FPGA系统性学习笔记连载_Day16【状态机：一段式、二段式、三段式】 【原理及verilog仿真】篇

一、状态机再次给出状态机的示意图：1.1、摩尔型，输出只与状态寄存器的输出状态有关1.2、米粒型，输出不仅与状态寄存器的输出状态有关，还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构，状态机描述方式可分为：一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移，又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA·2024-01-02 19:43

【二段式状态机】 fsm 输出打一拍写法

https://blog.csdn.net/ONEFPGA/article/details/125297745fsm2processmoduleauto_sell(inputclk,inputrst_n
黄埔数据分析·2024-01-02 19:43

FPGA1—ROM存储经千兆以太网口到Qt上位机显示2022-10-23

1.场景：将存储在FPGA片上BlockRAM中的图片数据通过网口传输到上位机显示，目标是FPGA通过网口发送图片，其大小为1920*1200，位深为8bit，30fps,上位机可以实时显示即可。
晓晓暮雨潇潇·2024-01-02 13:49

C1--Vivado配置VS Code文本编辑器环境2022-07-21

文本编辑器有很多选择，例如Notepad、SublimeText、VSCode等，选择一款适合自己的编辑器，有助于养成自己的代码风格并为FPGA开发提供极大方便。
晓晓暮雨潇潇·2024-01-02 13:48

E10—10G subsystem Ethernet IP实现万兆以太网上下位机通信

1.简介当前多数PC集成的网卡多数是千兆以太网卡，因此通过介质实现PC与FPGA的通信需要使用专用的转接卡，转接卡就是将光介质进来的数据通过PCIE接口传递给CPU，以此实现通信。
晓晓暮雨潇潇·2024-01-02 13:46

中科亿海微UART协议

FPGA（现场可编程门阵列）作为一种灵活可编程的硬件平台，为实现高度定制化的UART通信提供了强大的功能。本文旨在介绍FPGA中UART协议的实现原理和技术细节。
小五头·2024-01-02 09:48

书籍分享 | 分享一本FPGA开发学习书籍

《基于FPGA的数字图像处理原理及应用》是一本专注于数字图像处理领域的经典著作。
SteveRocket·2024-01-02 06:19

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

该项目围绕一个中央图像处理模块image_processing.v展开，该模块可以包含在使用verilator的模拟环境中，也可以包含在ice40Ultraplusfpga的top.v中。
亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

您需要一块带视频输出的FPGA板。我们将在640x480下工作，几乎任何视频输出都可以在此像素工作。它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。
亚图跨际·2024-01-02 00:17

正点原子FPGA学习笔记1——搭建一个时钟IP核，基于达芬奇开发板 A7

目录实验要求:1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO2.AXI4-Lite协议、DRP接口——动态调整输出时钟频率的作用3.查看时钟输出实验要求:正点原子，利用时钟IP核，得到4个时钟输出：1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO学习文章地址：http://t.csdn.cn/SYGIr2.AXI4-Lite协议、DRP接口——动态调整输出
Sean--Lu·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1
华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

随着EDA技术的发展，FPGA已广泛应用于各项电子设计中，本设计即利用FPGA来实现对电梯控制系统的设计。
嵌入式小李·2024-01-01 23:22

fpga加载程序慢_FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

FPGA设计经验谈——10年FPGA开发经验的工程师肺腑之言2014年08月08日作者：friends从大学时代第一次接触FPGA至今已有10多年的时间。
张腾岳·2024-01-01 23:22

基于Basys3设计的FPGA多功能电子琴

基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告文章目录基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告一，项目简介1.1项目描述1.2项目背景1.3独立设计声明二，硬件设计思路2.1Basys3开发板2.1.1琴键分配——参考古筝2.1.2模式选择开关2.1.3总体分配图2.2VGA2.3蜂鸣器三，代码编写思路3.1
冯之烨·2024-01-01 23:51

FPGA/数字IC手撕代码8——秒表计数器

深度学习/机器视觉/数字IC/FPGA/算法手撕代码目录总汇目录秒表计数器1.程序2.测试3.仿真结果4.分析
fpga和matlab·2024-01-01 23:21

FPGA项目（14）——基于FPGA的数字秒表设计

1.功能设计设计内容及要求:1.秒表最大计时范围为99分59.99秒2.6位数码管显示，分辨率为0.01秒3.具有清零、启动计时、暂停及继续计时等功能4.控制操作按键不超过二个。2.设计思路所采用的时钟为50M，先对时钟进行分频，得到100HZ频率的信号，然后在该信号的驱动下，对秒表的各个单位进行累加分频的代码为：modulefenpin(inputclk_in,//输入的时钟50Minputrs
嵌入式小李·2024-01-01 23:19
上一页 12 13 14 15 16 17 18 19 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他