Linx

Xilinx软件开发：FreeRTOS快速入门

目录第一章.测试环境和软件版本第二章.创建helloworld第三章.创建FreeRTOS2第四章.增加两个任务1.增加任务2.增加计数第五章.发送增加延时第六章.接收增加消息判断第七章.创建两个生产者第八章.注意事项1.分析xQueueReceive源码2.实际验证xQueueSend传递的数据是否线程安全3.增加打印地址第九章.其他问题1.如何设置Producer任务以1hz的频率执行?2.如
王师傅MasterWang·2023-10-29 20:32

Xilinx软件开发：如何利用map文件查找溢出问题

第一章.什么是map文件map文件是编译器编译之后生成的，集函数、数据及IO空间的一种映射文件。在遇到内存越界或溢出的情况，首先想到的就是分析map文件。通过map文件可以知道变量大小、变量地址、函数入口地址等一些重要信息。第二章.利用map查找问题1.用文本编辑器打开map文件可以看到每个函数，每个变量的地址、大小等等信息2.利用map查找变量值异常问题2.1构造一个简单的例子两个变量和一个数组
王师傅MasterWang·2023-10-29 20:02

Xilinx软件开发：PMU实验

目录第一章.测试环境和软件版本第二章.创建工程1.创建platform和app2.复制源代码3.修改domain_psu_cortexr5_0第三章.调试设置1.Debug的Application2.TargetSetup第四章.Debug1.运行PMU2.运行RPU3.修改代码第一章.测试环境和软件版本Win10Vivado/Vitis2020.1第二章.创建工程1.创建platform和app
王师傅MasterWang·2023-10-29 20:02

嵌入式硬件开发学习教程——基于Zynq-7010/7020 系列Xilinx vivado hls案例（matrix_demo、matrix_demo）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。
Tronlong创龙·2023-10-29 20:31

Xilinx PCIe Gen3.0 For Uscale Plus之(一）数据组织形式

XilinxPCIe3.0随笔AXI4-Stream接口说明数据对齐选项1.64/128/256位接口：2.512位接口CQ，CC和RQ接口上的跨界选项AXI4-Stream接口说明XilinxPCIe3.0
YJFeiii·2023-10-29 18:47

Xilinx PCIe Gen3.0 For Uscale Plus之(二）Completer Interface

XilinxPCIe3.0随笔CompleterInterface---64/128/256-Bit完成请求接口（CQ）操作完成请求接口（CQ）描述符格式完成请求接口（CQ）描述符字段含义完成接口存储器写操作
YJFeiii·2023-10-29 18:47

好的FPGA编码风格（2）--多参考设计软件的语言模板（Language Templates）

不论是Xilinx的Vivado，还是Altera的QuartusII，都为开发者提供了一系列Verilog、SystemVerilog、VHDL、TCL、原语、XDC约束等相关的语言模板（LanguageTemplates
孤独的单刀·2023-10-29 10:12

XILLINX时序约束命令解析&Anlogic例子说明

文章目录时钟primaryclock基准时钟masterclock主时钟虚拟时钟生成时钟安路俩条衍生时钟语句时钟延迟时钟不确定性IO约束设置输入延时设置输出延时时序例外设置伪路径设置时钟组设置最大最小延迟设置多周期路径目录时钟primaryclock基准时钟primary这里有“基本的”更贴切，虽然其有“主要的、首要的、初级的、原发性的”意思。提供的基准时钟有俩种情况：时钟由外部时钟源提供，通过输
XY_Change·2023-10-28 16:21

【Vivado使用误区与进阶】XDC约束技巧——时钟篇

Xilinx的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。
neufeifatonju·2023-10-28 15:45

XDC约束技巧——时钟篇

来自：http://xilinx.eetrend.com/article/7734XDC约束技巧之时钟篇Xilinx©的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品
Hyunnnnn·2023-10-28 15:42

linux rename代码解析,linux中的rename命令的详细解释

linxu下的rename命令是一个重命名命令，但是主要是批量文件的重命名。下面由学习啦小编为大家整理了linux的rename命令的详细解释的相关知识，希望对大家有帮助!
重庆580心理咨询中心·2023-10-28 06:22

浅谈AXI总线

1：协议简介Xilinxfpga从Virtex-6系列开始，内部IP都支持AXI4总线协议，AXI高级可扩展接口（AdvancedeXtensibleInterface,AXI）是一种总线协议，该协议是
bendandawugui·2023-10-27 21:42

XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器

FPGA,Artix-7,MMCM,PLL,400I/O,628MHz,215360单元,950mV至1.05V,FCBGA-676XILINXArtix®-7FPGA系列是一款高性价比FPGA，提供高性能
深圳市泰凌微电子·2023-10-27 20:18

zynq配置成jtag模式_详细解读Zynq的三种启动方式(JTAG,SD,QSPI)

JTAG方式JTAG方式是调试中最常用的方式，在SDK中在“ProjectExplorer”窗口工程上右键->DebugAs->DebugConfigurations可以看到以下窗口首次打开左边窗口中XilinxC
JJ Ying·2023-10-27 16:28

【VPX611】基于6U VPX总线架构的SATA3.0高性能数据存储板（3.2GByte/s存储带宽）

VPX611是一款基于6UVPX总线架构的高性能数据存储板，该板卡采用2片XilinxKintex-7系列FPGA作为主控单元，FPGA内嵌RAID控制器，最大支持8个mSATA盘，最大存储容量可以达到
北京青翼科技·2023-10-27 16:54

ZYNQ基础知识

1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思（Xilinx）推出的新一代全可编程片上系统，将处理器的软件可编程性和FPGA的硬件可编程性完美结合。
FPGA小白758·2023-10-27 09:00

Xilinx IP 10 Gigabit Ethernet Subsystem IP接口说明

TransmitAXI4-StreamInterface.s_axis_tx_tdata(s_axis_tx_tdata),//inputwire[63:0]s_axis_tx_tdata.s_axis_tx_tkeep(s_axis_tx_tkeep),//inputwire[7:0]s_axis_tx_tkeep.s_axis_tx_tlast(s_axis_tx_tlast),//input
LEEE@FPGA·2023-10-27 08:01

【VPX302】基于3U VPX总线架构的高性能数据预处理平台

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-10-27 05:34

【VPX610】 青翼科技基于6U VPX总线架构的高性能实时信号处理平台

板卡概述VPX610是一款基于6UVPX架构的高性能实时信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGAXC7VX690T
北京青翼科技·2023-10-27 05:29

如何在 macOS 上使用 Verilog 模拟电气模型

在Windows机器上使用称为XilinxISE的软件来模拟Verilog模型更容易，该软件是用于Verilog编程的IDE。但不幸的是，XilinxISE不适用于macOS。
iCloudEnd·2023-10-27 03:59

Kotlin 如何确定协程是否启动

例如：importkotlinx.coroutines.*funmain()=runBlocking{valjob=launch{//协程的逻辑}if(job.isActive){prin
Ang_qq_252390816·2023-10-27 02:22

全志V3S芯灵思练习总结

用的淘宝卖的芯灵思开发板，用的芯灵思官方配套（20200824）SDK源码做三周了写点笔记，网上没这个板子的资料uboot配置文件sinlinx-v3s-sdk/u-boot-2011.09/include
届不到的三千营·2023-10-27 00:35

v3S编译大全（uboot 主线linux buildroot）

配置屏幕4.修改可以从tf卡启动5.配置6.编译6.烧录测试1.进入fel模式使用sunxi-fel工具烧录1.基本命令2.有两种方式进行程序下载：2.烧录到TF/SD卡7.uboot启动信息三、主线linxu
冷月枫啊·2023-10-27 00:57

VIVADO 2017.4烧写QSPI FLASH

百思不得其解，只好上XILINX官网搜索，XILINX官网中AR70548和AR70148提供了解决方法。
zkf0100007·2023-10-26 22:55

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了
whik1194·2023-10-26 11:49

Kotlin协程序列：

importkotlinx.coroutines.
左少华·2023-10-26 07:03

kotlin flow 定时任务

以下是一个简单的示例代码，每秒钟向Flow发送一个数字：kotlinCopycodeimportkotlinx.coroutines.delayimportkotlinx.coroutines.flow.Flowimportkotlinx.coroutines.flow.flowfun
左少华·2023-10-26 07:03

Kotlin学习笔记22 协程part2 join CoroutineScope 协程vs线程

参考链接示例来自bilibiliKotlin语言深入解析张龙老师的视频1Job的join方法importkotlinx.coroutines.
洌冰·2023-10-26 02:02

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM
switch_swq·2023-10-26 00:36

Xilinx PetaLinux 工具链交叉编译xilinx_axidma源码出现linux amba xilinx_dma.h No such file or directory问题的调查

XilinxPetaLinux工具链交叉编译xilinx_axidma源码出现fatalerrorlinuxambaxilinx_dma.hNosuchfileordirectory问题的调查文章目录XilinxPetaLinux
PlutoZuo·2023-10-25 19:43

3月看的14部电影和8本书

作者|林小西来源|林小西(ID：mrlinxiaoxi)你好哇，我是林小西。转眼3月也快过完了，2022过去了1/4了。希望明年是个好年，没有疫情，没有灾难，没有突如其来的意外。
林小西·2023-10-25 18:54

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C
Hack电子·2023-10-25 18:54

基于FPGA的FFT算法实现(2)

基于FPGA的FFTIP的实时配置项目简述FFT进行重配置FPGA代码FPGA逻辑代码FPGA测试代码MATLAB验证参考文献总结项目简述前面我们已经讲解过Xilinx中FFTIP的使用，但是使用的时候
朽月·2023-10-25 12:13

vivado FFT ip 9.1 FPGA定点使用例子 C-Model

一、参考说明：C-model说明：http://xilinx.eetrend.com/content/2021/100062902.htmlC-model使用放法：https://blog.csdn.net
或—许·2023-10-25 11:42

Xilinx P4使用方法--驱动篇

XilinxP4使用方法--驱动篇1文件说明2编译运行3底层实现3.1伪造底层函数3.2实现底层函数4函数关系4.1函数说明4.2初始化函数(TCAM)5常见错误本文主要介绍XilinxP4驱动文件的使用和编译方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx P4使用方法--测试篇

XilinxP4使用方法--测试篇1测试架构2测试结果本文主要介绍XilinxP4的测试架构和测试结果分析。
ཌ斌赋ད·2023-10-25 11:11

Xilinx AXI DataMover使用说明与测试

XilinxAXIDataMover使用说明与测试1架构说明2IP设置说明2.1接口说明2.2设置说明3测试说明3.1S2MM测试3.2MM2S测试本文主要介绍XilinxAXIDataMover的使用和测试方法
ཌ斌赋ད·2023-10-25 11:11

Xilinx XDMA说明和测试-MM

XilinxXDMA说明和测试-MM1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3测试说明3.1设备管理3.2数据读写3.3测试结果1测试工程使用Vivado创建的XDMA测试工程如下图所示，
ཌ斌赋ད·2023-10-25 11:40

Xilinx QDMA说明和测试

XilinxQDMA说明和测试1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3调试工具3.1设备管理3.2数据读写4测试分析4.1测试脚本4.2测试结果1测试工程使用QDMA的Example工程
ཌ斌赋ད·2023-10-25 11:10

Xilinx FFT IP使用总结

XilinxFFTIP使用总结一、概述二、FFTIP配置过程1、步骤一：配置FFT点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了
wuzhirui志锐·2023-10-25 11:39

FPGA图像处理项目(一)--FIFO与FFT

最近这个项目是要通过SRIO将图像解析数据送到XILINXFPGA通过FFT处理再用SRIO传回主控，我准备用FIFO来做一个数据的缓冲池，然后按行做FFT运算，中间结果按行存入RAM中，之后按列进行FFT
兔美酱xz·2023-10-25 11:07

Vivado中的Xilinx FFT/IFFT IP核详细使用流程介绍

Xilinx公司在其Vivado开发工具中提供了FFT/IFFT的IP核，供开发人员很方便的调用和使用，因此，本文主要对Vivado中的XilinxFFT/IFFTIP核使用流程展开详细介绍。
芯益求新·2023-10-25 11:03

Xilinx 7系列FPGA PCB设计指导（二）

引言：我们继续介绍FPGAPCB设计相关知识，本章介绍7系列FPGA的配电系统（PDS），包括去耦电容器的选择、放置和PCB几何结构，并为每个7系列FPGA提供了一种简单的去耦方法。另外，还介绍了PDS的基本设计原则，以及仿真和分析方法。本章包括以下部分：PCB去耦电容器基本PDS原则仿真方法PDS测量噪声故障排除1PCB去耦电容1.1各型FPGA器件推荐的PCB去耦电容表1-1~1-4分别列出了
FPGA技术实战·2023-10-25 11:58

Xilinx FFT使用说明和测试

XilinxFFT使用说明和测试1IP接口信号2IP基本配置3IP功能测试本文主要介绍XilinxFFTIP的使用方法1IP接口信号FFT用于计算N点的DFT或者IDFT，N为2m，其中m=2~16。
ཌ斌赋ད·2023-10-25 11:53

【Linux进程篇】进程地址空间

【Linux进程篇】进程地址空间目录【Linux进程篇】进程地址空间再次认识空间布局进程地址空间Linux2.6内核进程调度队列（Linxu进程篇2有涉及）一个CPU拥有一个runqueue（运行队列）
爱写代码的刚子·2023-10-24 20:16

Design Advisory for Zynq-7000: FSBL Authentication Attack

https://support.xilinx.com/s/article/76974?
非鱼知乐·2023-10-24 17:05

【TES605】基于Virtex-7 FPGA的高性能实时信号处理平台

板卡概述TES605是一款基于Virtex-7FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex
北京青翼科技·2023-10-24 10:22

基于DSPC6678与FPGA协同处理的双目交汇视觉图像处理平台

是北京青翼科技的一款基于FPGA与DSP协同处理架构的双目交汇视觉图像处理系统平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSPTMS320C6678作为核心处理单元，来完成视觉图像处理算法，采用1片Xilinx
北京青翼科技·2023-10-24 10:22

【TES605】基于Virtex-7 FPGA的高性能实时信号处理板

板卡概述TES605是一款基于Virtex-7FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用1片Xilinx的Virtex
北京青翼科技·2023-10-24 10:21

Kintex UltraScale FPGA+C6678 DSP 基带信号处理板

TES640是一款基于KintexUltraScale系列FPGA+C6678DSP的基带信号处理平台，该平台采用2片TI的KeyStone系列多核DSPTMS320C6678作为主处理单元，采用2片Xilinx
F_white·2023-10-24 10:51
上一页 8 9 10 11 12 13 14 15 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他